找回密码
 注册
6月份电巢直播计划
查看: 85|回复: 4

怎么辨别sip封装技术的先进程度?

[复制链接]

该用户从未签到

发表于 2021-6-11 09:24 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
SIP的主要优势是集成度与封装体尺寸。以及基于此带来的成本上的优势题主你说的基于SIP做出来的芯片是指封装体还是单指芯片?如果只是芯片的话,广义上的先进程度应该单指关键尺寸吧,以及对应具体应用的关键参数。你说的企业是Fabless,Foundry还是IDM?9 y. Z, ^" V& m: C0 A
半导体整个制造过程中我只了解一些封装的皮毛啦,如果有误,请见谅哈。     ; z0 a) }$ V! k; L. f; P2 b

  D; D7 G$ O- X' t" b7 [, |) ^ 部分客户端对封装企业的要求会比较笼统。比如只要求可靠性Level,封装体尺寸。具体使用什么材料,基板怎么设计,什么形式的封装。都可以由代工厂自行决定。  8 T& A$ d) S: ?9 |4 {5 B

4 e3 ~0 b! `, J6 Z" k# ? 比如某厂决定使用FCCSP形式做某客户的产品,结果qual fail╮( ̄▽ ̄")╭       别家做的是的HFCBGA,带散热盖的。5 ?/ S/ \# ^7 H# I& x

" g5 b2 e/ _- `7 f成本相对更高些      如果谈到SIP的话,可以选择的余地有更多了。芯片的厚度,基板的设计,芯片是并列还是堆叠,工艺上的风险评估,由此带来的可靠性问题。反正就是一句话,满足客户基本要求及可靠性达标的情况下,提升良率。      ! E! T* i: {3 i3 w0 Q7 n# U2 n1 G% `
0 H6 D* e: I+ j' f! q  m
举个栗子,存储芯片采用的结构多为堆叠多个芯片,一样大小的U盘,芯片薄的自然可以多堆几层,制造过程中也会承担相对厚芯片更多的风险,比如芯片被压碎等。芯片的厚度对整个封装体体积产生主要影响。能够做到别人做不到的厚度,自然你也能拿到别人拿不到的订单。     
5 Y5 o; s# N" K# K) b6 h4 k8 a6 Z7 k, Z. F
由此,你的研磨机,saw机,两种胶膜的选择会对你的芯片厚度带来怎么样的影响就是你的技术所在了。如果是已经成熟的产品,客户端换了供应商的话,这种研究反而不那么重要了。copy别人材料和参数后。(毕竟供应商和客户端太多行业里跳出来的了,私下随便交流)qual pass之后就是无尽的良率提升和降低成本了。      回到你问的SIP各厂商有什么技术区别,我只做过一家哈=0=我觉得是不存在本质技术区别的。
( ?0 T4 y) z8 Y9 z! M" }2 A

该用户从未签到

发表于 2021-6-11 10:55 | 显示全部楼层
举个栗子,存储芯片采用的结构多为堆叠多个芯片,一样大小的U盘,芯片薄的自然可以多堆几层,制造过程中也会承担相对厚芯片更多的风险,比如芯片被压碎等。芯片的厚度对整个封装体体积产生主要影响。能够做到别人做不到的厚度,自然你也能拿到别人拿不到的订单。

该用户从未签到

发表于 2021-6-11 11:23 | 显示全部楼层
我也觉得本制没啥区别。

该用户从未签到

发表于 2021-6-11 11:24 | 显示全部楼层
只要求可靠性Level,封装体尺寸。具体使用什么材料,基板怎么设计,什么形式的封装。都可以由代工厂自行决定。
  • TA的每日心情
    开心
    2020-7-31 15:46
  • 签到天数: 1 天

    [LV.1]初来乍到

    发表于 2021-6-11 17:21 | 显示全部楼层
    满足客户基本要求及可靠性达标的情况下,提升良率。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

    GMT+8, 2021-6-20 10:55 , Processed in 0.062500 second(s), 19 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19925233282

    快速回复 返回顶部 返回列表