|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
芯片堆叠技术在SiP中应用的非常普遍，通过芯片堆叠可以有效降低SiP基板的面积，缩小封装体积。
7 D: m% p x4 B, k - G/ Z- o2 H( c: H3 x, d. l
芯片堆叠的主要形式有四种：5 a3 p# {# |% \) W
金字塔型堆叠8 N' K9 F# V. p: e( q) }
悬臂型堆叠
" \5 h4 ^, ?( E: ? V3 w 并排型堆叠
6 a- [6 A) V" M. h 硅通孔TSV型堆叠
! J1 t8 i( v% @6 S, V 为什么芯片可以进行堆叠呢？这里面我们讲的主要是未经过封装的裸芯片。曾经有用户问我，封装好的芯片可不可以进行堆叠呢？一般来说是不可以的，因为封装好的芯片引脚在下表面直接焊接到基板上，而裸芯片的引脚一般在芯片上表面，通过键合的方式连接到基板。正是由于裸芯片引脚在上方，和基板的连接方式比较灵活，才有了芯片堆叠的可行性，参看下图
) d) Y4 X' B! l2 f
9 `+ S* g; \ ?* n& x& ~' X Q) V) ] 金字塔型堆叠) Z5 q, _: p9 F8 h: \ Z& |. e
金字塔型堆叠是指裸芯片按照至下向上从大到小的方式进行堆叠，形状像金字塔一样，故名金字塔型堆叠，这种堆叠对层数没有明确的限制，需要注意的是堆叠的高度会受封装体的厚度限制，以及要考虑到堆叠中芯片的散热问题。金字塔型堆叠参看下图。7 F* K6 E# H) J4 e# I
/ J/ g4 j0 p: ]4 k0 X 悬臂型堆叠
* E3 `1 |7 g5 K: V4 h& C7 a 悬臂型堆叠是指裸芯片大小相等，甚至上面的芯片更大的堆叠方式，通常需要在芯片之间插入介质，用于垫高上层芯片，便于下层的键合线出线。这种堆叠对层数也没有明确的限制，同样需要注意的是堆叠的高度会受封装体的厚度限制，以及要考虑到堆叠中芯片的散热问题。悬臂型堆叠参看下图。
9 u! ]7 d# ]" y6 T
5 b9 g6 d0 S, [9 _ 并排型堆叠
- e7 ~+ m' S S0 N0 b+ x! ~ 并排堆叠是指在一颗大的裸芯片上方堆叠多个小的裸芯片，因为上方小的裸芯片内侧无法直接键合到SiP封装基板，所以通常在大的裸芯片上方插入一块硅转接板，小的裸芯片并排堆叠在硅转接板上，通过键合线连接到硅转接板，硅转接板上会进行布线，打孔，将信号连接到硅转接板边沿，然后再通过键合线连接到SiP封装基板。并排型堆叠参看下图。
: Q4 W) [ x2 x
2 L4 o1 f* J2 F# o1 i6 a; @- Q" x 硅通孔TSV型堆叠
: C P/ G: x1 p/ m1 ]; {9 Q* n 硅通孔TSV型堆叠一般是指将相同的芯片通过硅通孔TSV进行电气连接，这种技术对工艺要求较高，需要对芯片内部的电路和结构有充分的了解，因为毕竟要在芯片上打孔，一不小心就会损坏内部电路。这种堆叠方式在存储领域应用比较广泛，通过同类存储芯片的堆叠提高存储容量。目前也有将不同类芯片通过TSV连接，这类芯片需要专门设计才可以进行堆叠。TSV型堆叠参看下图。$ b a1 u9 |2 u( d) V
) {& N% S; j' \4 o: q2 r2 D, G
以上介绍的是SiP设计中四种最基本的芯片堆叠方式。
4 e, [; Z% h0 M# b6 H 在实际应用的时候，这几种堆叠方式可以组合起来形成更为复杂的堆叠。另外，还有通过将键合芯片和倒装焊芯片进行堆叠，通过柔性电路折叠的方式对芯片进行堆叠，以及通过POP形式的堆叠等几种，这些芯片堆叠方式在SiP设计中也比较常见。0 J& i4 e% M* G" |3 t$ W: @7 n6 A6 A
|
|
/1 
发表于 2021-11-16 14:09
收藏
淘帖
支持！
反对！
