请教：俩过孔都快重叠了DRC不报错是啥原因？

vmax

; ?* d3 s$ S% V' e* ~1 j

centem2015 发表于 2021-12-14 08:38
同属性的距离设置小了

我量过了，两个重叠过孔中心间距7.5mil，设定的规则是至少10mil



' Y/ w( I1 C1 S3 F% M- d/ u

lou1232003

update一下，在线drc打开，db一下，实在不行，你把板子发上来，大家给你研究研究。

vmax

lou1232003 发表于 2021-12-14 09:58
update一下，在线drc打开，db一下，实在不行，你把板子发上来，大家给你研究研究。

! H& ^" n. B9 f我发现即使放置过孔时候(Place->Via Array->Boundary)即使打开Same Net DRC也会出现重叠过孔。仔细观察预览，Allegro是一开始放置了很多重叠的过孔，最后再根据DRC删除的，放置后，大部分重叠的都自动删除了，然而还会有些没被删除。也就是说这是DRC自己检查不到的，因此也就无法DRC报错。

' P$ Q; s) D: e6 J2 W  D样板已经发到1楼了，您可以看一下。

zouliecai

vmax 发表于 2021-12-13 23:31
5 E- j- F% S/ U6 v) k, d图看不到，您指的什么选项里的

1、CM里面的Physical这个改成VIAS_PINS_ONLY
+ R/ X5 e& e& }$ b2、CM里面的Physical这个开关（pad-pad direct connetct）打开

) r. B% F' t  T2 e( _
6 c5 @7 J- |/ v! V3 `2 }

lou1232003

vmax 发表于 2021-12-14 17:20:46
7 J" A( R: R6 ?2 d[quote]lou1232003 发表于 2021-12-14 09:58
- N" z$ _8 m6 k9 X& supdate一下，在线drc打开，db一下，实在不行，你把板子发上来，大家给你研究研究。

4 ]! E4 w8 A% i$ w7 N我发现即使放置过孔时候(Place->Via Array->Boundary)即使打开Same Net DRC也会出现重叠过孔。仔细观察预览，Allegro是一开始放置了很多重叠的过孔，最后再根据DRC删除的，放置后，大部分重叠的都自动删除了，然而还会有些没被删除。也就是说这是DRC自己检查不到的，因此也就无法DRC报错。

) h! G5 m7 j/ \! i样板已经发到1楼了，您可以看一下。
2 s1 {1 U. k: G$ p7 @[/quote]
1 g( k( i# {/ S
& a0 s3 [7 {8 C* T2 H

lou1232003

vmax 发表于 2021-12-14 17:20:46
[quote]lou1232003 发表于 2021-12-14 09:58
6 A+ C! V7 p  t/ wupdate一下，在线drc打开，db一下，实在不行，你把板子发上来，大家给你研究研究。

+ @! }9 `" s4 Y7 t; a我发现即使放置过孔时候(Place->Via Array->Boundary)即使打开Same Net DRC也会出现重叠过孔。仔细观察预览，Allegro是一开始放置了很多重叠的过孔，最后再根据DRC删除的，放置后，大部分重叠的都自动删除了，然而还会有些没被删除。也就是说这是DRC自己检查不到的，因此也就无法DRC报错。
  \' s, A$ Q4 ^/ }
/ f9 ^2 n9 s5 v- _1 j2 E2 \+ n样板已经发到1楼了，您可以看一下。
[/quote]
% v) a3 c4 J$ j) @) K5 `
$ F" R. `  W, |) ?有drc呀
) _& `( n* w0 P. J

shilongfei123

你没有把规则里面的开关打开

vmax

lou1232003 发表于 2021-12-14 17:48
我发现即使放置过孔时候(Place->Via Array->Boundary)即使打开Same Net DRC也会出现重叠过孔。仔细观察预 ...

) n" ^) O, e. Q3 H9 \  i像你图片中那种边缘紧挨的过孔，我这也可以报DRC，但是像我文件中那种钻孔部分重叠的VIA不能报DRC。我的文件自己就带着几个重叠过孔，你可以看看能否让它显示DRC。后面是我的设置options（place->via arrays->boundary）



! h  C7 ]! K% ~) o

vmax

! [* ~2 s/ K" x- N5 v

zouliecai 发表于 2021-12-14 17:45
& h; n! Y+ f, w# |+ o1、CM里面的Physical这个改成VIAS_PINS_ONLY
! R5 Y' k5 B0 Q9 S2、CM里面的Physical这个开关（pad-pad direct connetct） ...

可以了！厉害
& `: O. B3 O# s& |
; \& L6 _: H1 w& q

lou1232003

这种设置只是打开了pad-pad的连接方式的规则，不满足这个规则就会报错，并不是因为via到via的间距的问题导致的drc，所以它报的错是vg不是vv。我打开你的板子里面的这几个孔也没有drc，不管update 还是db都不会出现drc，但是我不修改任何选项，只是把via移动个0.0001mil就会报vv drc。感觉像是软件问题。

vmax

lou1232003 发表于 2021-12-15 15:54
这种设置只是打开了pad-pad的连接方式的规则，不满足这个规则就会报错，并不是因为via到via的间距的问题导 ...

是的，因为放置过孔时，预览的话可以看到有很多这种半重叠的过孔，打开DRC选项放置过孔后，DRC会自动将这些重叠过孔去掉，剩下的显然就是DRC认为没问题的，所以这是DRC本身的问题，也就是软件本身的bug。

小七夜

是设置了同属性不报错吧