请问如何在allegro里放置测试点啊？

coyoo · 发表于 2011-8-20 14:54

您需要登录才可以下载或查看，没有帐号？注册

x

就是不用修改原理图，而直接在pcb上放置需要的test points，并且分配不同的nets

freeren · 发表于 2011-8-24 11:11

将TP做成VIA模式，通过天枰，将其添加

coyoo · 发表于 2011-8-25 09:24

freeren 发表于 2011-8-24 11:11 3 E, [' d" g& b) @# d1 r8 {, {
将TP做成VIA模式，通过天枰，将其添加

多谢！

第一步：把TP做成VIA------已经完成；
第二步：通过天枰添加-----不知如何进行？（啥是天枰？），能给出具体步骤吗？

minger2008 · 发表于 2011-8-25 12:14

本帖最后由 minger2008 于 2011-8-25 12:14 编辑

setup\constraints...

freeren · 发表于 2011-8-25 13:15

coyoo 发表于 2011-8-25 09:24 # z$ _* G. |5 P
多谢！1 W! M5 y7 r9 A7 H" E9 b5 V3 H
3 \9 S: s! P# O8 V+ f( F
第一步：把TP做成VIA------已经完成；

就是在约束里，像添加VIA一样，将其添加。

coyoo · 发表于 2011-8-26 08:58

freeren 发表于 2011-8-25 13:15
# ?5 d7 c* I* H7 y1 B7 e3 f$ ^就是在约束里，像添加VIA一样，将其添加。

不能像place元件那样添加吗？

freeren · 发表于 2011-8-26 10:22

coyoo 发表于 2011-8-26 08:58 % Q$ ?( n" _' R7 ?' |
不能像place元件那样添加吗？

汗，这样添加不是更方便，又不需要修改原理图，不正合你意！

coyoo · 发表于 2011-8-27 09:14

本帖最后由 coyoo 于 2011-8-27 09:17 编辑

freeren 发表于 2011-8-26 10:22
9 c5 N3 [% o% b6 x7 P汗，这样添加不是更方便，又不需要修改原理图，不正合你意！

还是不太明白
难道是修改这个：

freeren · 发表于 2011-8-29 10:37

coyoo 发表于 2011-8-27 09:14
1 g" s+ H* |! V: L! ~ m还是不太明白
+ B) s+ l ]/ R! i% a0 a7 P难道是修改这个：

如下图，添加

freeren · 发表于 2011-8-29 10:39

coyoo 发表于 2011-8-27 09:14
; P8 y& A) }# B" s8 Y2 Y$ v还是不太明白& t8 k7 Z% k# i/ r+ m2 ?
难道是修改这个：

如下图，添加

帐号		自动登录	找回密码
密码			注册

推荐内容 /1