在PADS Logic转到LAYout中怎么检查电气性是否正确和匹配

铁神

在pads Logic中怎么检查电气信号。通过什么方式像protel99中那样显示出来电路是否连接正确（电气连接线是否完好和元件PCB封装是否正确），笔者遇见画好原理图转入PCB时，不知怎么检错，而且自己画好的封装导入到PCB中找不到器件？

铁神

各位高手指教，在acsii文档中的显示
5 j+ d  A0 a, _% [# ]  h) M*Part name not found U1
C9.2 C7.2 C6.2 U1.7 U1.9
5 Q+ k/ s7 F# U# l$ o, n*Part name not found U1
R21.2 Q6.C D16.K U1.5
: I: o6 e6 i  Q, T6 v3 s*Part name not found U1
R21.1 R22.1 U1.8 U1.10
; g7 v: S5 i0 w5 A2 O3 p6 j- ?; R*Part name not found U1
Q2.C D8.K R9.2 U1.2
4 O+ N7 O2 p$ f3 ~. K*Part name not found U1
Q3.C D10.K R12.2 U1.3
*Part name not found U1
Q4.C D12.K R15.2 U1.4
*Part name not found U1
R18.2 Q5.C D14.K U1.6
, V& I4 \4 h( ^*Part name not found U1
6 p1 V4 ]! U' ]- ?9 D% y/ o3 E7 gQ1.C D6.K R2.2 U1.1
**INPUT WARNINGS FOUND**
在原理图是中bom中有U1器件（自作的10P排针），导入到Layout中就没有U1的影子？
求解！多谢

jimmy

1,logic生成网表后,导入PCB时,会提示相关的错误.
' w" A8 Z% L  x2,找不到封装,是库路径没有指定好.FILE->LIBRARY

铁神

jimmy 发表于 2011-9-6 10:37
  u( Y: S/ A* M- p! R1,logic生成网表后,导入PCB时,会提示相关的错误.
2,找不到封装,是库路径没有指定好.FILE->LIBRARY

  ?1 s! `/ v3 u+ g2 L, W$ J1、会提示相关的错误，是怎么检查！
" J( i; z3 Z8 F& }2 a3 V2、这个封装是我在制作Logic元件库的时候配对加载进去

jimmy

1,你在PCB界面,导入asc时,软件会自动弹出相关的信息
2,你在PCB软件这里也是要将对应的库加载进来的.

铁神

jimmy 发表于 2011-9-6 10:51
1,你在PCB界面,导入asc时,软件会自动弹出相关的信息
$ f4 I; P+ B6 t* a7 f2,你在PCB软件这里也是要将对应的库加载进来的.

多谢版主{:soso_e183:} ，问题解决了，我加载的库没有没有在同一个路径下面

jimmy

xxlljj