|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1、 规律一:EMC 费效比关系规律:+ }4 @+ Z$ Y! J$ p, K0 x
EMC 问题越早考虑、越早解决,费用越小、效果越好。在新产品研发阶段就进行 EMC 设计,比等到产品 EMC 测试不合格才进行改进,费用可以大大节省,效率可以大大提高;反之,效率就会大大降低,费用就会大大增加。& [% X2 l) m$ T7 O8 d
经验告诉我们,在功能设计的同时进行 EMC 设计,到样板、样机完成则通过 EMC 测试,是最省时间和最有经济效益的。
+ L2 p; D6 ]; t" d/ [$ M( L 相反,产品研发阶段不考虑 EMC,投产以后发现 EMC 不合格才进行改进,非但技术上带来很大难度、而且返工必然带来费用和时间的大大浪费,甚至由于涉及到结构设计、PCB 设计的缺陷,无法实施改进措施,导致产品不能上市。4 f" F- K! n4 j ^
2、 规律二:高频电流环路面积 S 越大, EMI 辐射越严重。 j& m, p1 |# S3 A$ J, n
高频信号电流流经电感最小路径。当频率较高时,一般走线电抗大于电阻,连线对高频信号就是电感,串联电感引起辐射。
. }0 E( Q: `) T( g" } p7 D8 _ 电磁辐射大多是 EUT 被测设备上的高频电流环路产生的,最恶劣的情况就是开路之天线形式。
) i; C- ]' N( ^* s 对应处理方法就是减少、减短连线,减小高频电流回路面积,尽量消除任何非正常工作需要的天线,如不连续的布线或有天线效应之元器件过长的插脚。9 r$ W: x1 v! k0 ~/ Q s$ M
减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一,就是想方设法减小高频电流环路面积 S。
$ v1 Q/ u1 s- h& R5 o; J1 d. Z
( E; B' p" e3 w3、规律三:环路电流频率 f 越高,引起的 EMI 辐射越严重,电磁辐射场强随电流频率 f 的平方成正比增大。
0 {& O8 _: [2 o' V/ c. M, q1 _ 减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二,就是想方设法减小骚扰源高频电流频率 f,即减小骚扰电磁波的频率 f。* P/ ?8 t- ~7 p
& Q# L) y1 a5 R1 m1 K
|
|