多层PCB如何定义叠层？（下）

liuyian2011

3 L( w' k9 M) A+ c
5 C1 W4 ~! W( p# A. M

三、六层板的叠层

对于芯片密度较大、时钟频率较高的设计应考虑6层板的设计，推荐叠层方式：

4 m$ b) u' X+ w& Z5 m  ]8 D1 h

1.SIG－GND－SIG－PWR－GND－SIG；

0 s3 k5 A9 M% F6 X

对于这种方案，这种叠层方案可得到较好的信号完整性，信号层与接地层相邻，电源层和接地层配对，每个走线层的阻抗都可较好控制，且两个地层都是能良好的吸收磁力线。并且在电源、地层完整的情况下能为每个信号层都提供较好的回流路径。

# l' P- a+ F6 ?1 O$ ?

2.GND－SIG－GND－PWR－SIG －GND；

. e9 T* e! |3 f

对于这种方案，该种方案只适用于器件密度不是很高的情况，这种叠层具有上面叠层的所有优点，并且这样顶层和底层的地平面比较完整，能作为一个较好的屏蔽层 来使用。需要注意的是电源层要靠近非主元件面的那一层，因为底层的平面会更完整。因此，EMI性能要比第一种方案好。

- z# G9 u1 n; H% t小结：对于六层板的方案,电源层与地层之间的间距应尽量减小，以获得好的电源、地耦合。但62mil的板厚,层间距虽然得到减小,还是不容易把主电源与地 层之间的间距控制得很小。对比第一种方案与第二种方案，第二种方案成本要大大增加。因此，我们叠层时通常选择第一种方案。设计时，遵循20H规则和镜像层 规则设计

9 L! g) g' c3 m1 {5 X/ J' r3 }

四、八层板的叠层

1、由于差的电磁吸收能力和大的电源阻抗导致这种不是一种好的叠层方式。它的结构如下：

6 m4 A' v( E" E% ?9 P6 {

(1).Signal 1 元件面、微带走线层

(2).Signal 2 内部微带走线层，较好的走线层（X方向）

(3).Ground

(4).Signal 3 带状线走线层，较好的走线层（Y方向）

(5).Signal 4 带状线走线层

(6).Power

(7).Signal 5 内部微带走线层

(8).Signal 6 微带走线层

* ]* |( i# o; {" S

2、是第三种叠层方式的变种，由于增加了参考层，具有较好的EMI性能，各信号层的特性阻抗可以很好的控制

  _; W: s% L) b" Q

(1).Signal 1 元件面、微带走线层，好的走线层
/ X, B# R" ^( W8 ^( z, g* ?  k(2).Ground 地层，较好的电磁波吸收能力   
(3).Signal 2 带状线走线层，好的走线层   
4 Y" X" h, j' u4 P4 q& y4 B/ e(4).Power 电源层，与下面的地层构成优秀的电磁吸收

(5).Ground 地层   
(6).Signal 3 带状线走线层，好的走线层   
9 p5 p- a5 c: E) ~/ e" f: F) q(7).Power 地层，具有较大的电源阻抗   
(8).Signal 4 微带走线层，好的走线层

, t$ ~: w8 _* T+ Z0 Z1 v0 x  [

3、最佳叠层方式，由于多层地参考平面的使用具有非常好的地磁吸收能力。

8 Q* [+ f5 I6 W! b

(1).Signal 1 元件面、微带走线层，好的走线层
(2).Ground 地层，较好的电磁波吸收能力     
(3).Signal 2 带状线走线层，好的走线层      
4 i2 y% Q3 ^3 _/ e(4).Power 电源层，与下面的地层构成优秀的电磁吸收

(5).Ground 地层     
# a4 e' Q! I, J1 ~4 Y9 ^(6).Signal 3 带状线走线层，好的走线层     
* j6 i+ g4 ?# u& O4 @(7).Ground 地层，较好的电磁波吸收能力     
: x' F8 G: m+ g# f" \' g(8).Signal 4 微带走线层，好的走线层

对于如何选择设计用几层板和用什么方式的叠层，要根据板上信号网络的数量，器件密度，PIN密度，信号的频率，板的大小等许多因素。对于这些因素我们要综 合考虑。对于信号网络的数量越多，器件密度越大，PIN密度越大，信号的频率越高的设计应尽量采用多层板设计。为得到好的EMI性能最好保证每个信号层都 有自己的参考层。

, j2 _% l% d4 C

来源：网络，如有侵权请联系小编删除。

+ p: D5 n# Y* O

zxshunine

信号地信号电源地信号