Allegro芯片中间热焊盘的覆铜问题

goodlife1983x

4 z6 C% \( g5 n( }" Z% T; X3 r论坛有没有高手帮忙看一下，这个封装中间有9个热焊盘，有一张图片是四边的8个管脚是有编号的，是改了原理图和封装才能让8个管脚和覆铜连上AGND，另一张图片是四边的8个管脚只有一个管脚有编号，如果不改原理图和封装的情况下能不能用allegro的设置使覆铜和前面那张图的效果一样，如果强行将四边的7个管脚和那个有编号管脚的网络AGND连接会如图报DRC，并且覆铜也没有自动连上，尝试过改管脚性为AGND或short可以连接上AGND,不报DRC,但是覆铜还是没有那张8个脚都有编号的效果，而且覆铜时和报DRC的效果差不多一样，其它没有编号的管脚属性为< MECHANICAL PIN >
: W4 |1 `5 v: F3 Y7 o
, n4 _  M+ A3 C7 T& ]4 z* R% P
2 O+ B* q- h  e$ G
/ W4 K3 y4 E* m9 n
) w# u1 G1 n% g2 v/ A: F* X! ~( W

dzkcool

铺静态铜皮，强连，Waive掉DRC

leese2002

两张图的铺铜效果都不好。上述不是最优的思路。直接用静态铺铜就解决了，铺盖住9个PAD就可以了，干嘛非要铺铜外延呢？

goodlife1983x

leese2002 发表于 2022-4-22 00:48
两张图的铺铜效果都不好。上述不是最优的思路。直接用静态铺铜就解决了，铺盖住9个PAD就可以了，干嘛非要铺 ...

8 Z0 o- `% o/ u; J多谢指导，用您说的这个方法会不会有报DRC错误
! x$ O: D- U" \( C4 b

goodlife1983x

dzkcool 发表于 2022-4-21 12:11
铺静态铜皮，强连，Waive掉DRC

/ w- j4 ?/ ]! H6 g* X3 D多谢指导，有没有不报DRC错误的方法？

dzkcool

有，改原理图，改封装

這侽孓譙悴丶

金锐显得？

goodlife1983x

dzkcool 发表于 2022-4-22 08:59
# t: p, }7 K, h9 Q* W! p有，改原理图，改封装

这个太麻烦了吧，我以为有更加简便的方法！，比如说改焊盘的属性

goodlife1983x

aarom 发表于 2022-4-21 14:03
是我,會改零件腳 pin129 使用 shape 建零件腳包括至另7腳, 但pad 的 mask 和 鋼板 不要建, 而要建在其他層 ...

- i( F7 O" h' T" C  C- f% {多谢指导，我以为allegro有能像PADS那样关联引脚的功能！将引脚关联到同一网络，或用ECO直连想要连的网络
6 _+ H: q  L) f; k

leese2002

. A; F6 @7 f$ V& ?# L3 O
在allegro里面可以改的，，按以下设置，在Options里面选择要赋予的网络名（AGND），分别点击这8个PAD，

9 k$ M& u& N" \  ?

goodlife1983x

leese2002 发表于 2022-4-23 01:16
  I) C, R3 P5 I9 X在allegro里面可以改的，，按以下设置，在Options里面选择要赋予的网络名（AGND），分别点击这8个PAD，

$ {3 o' {1 `7 f. p( D6 p多谢指导，这个方法是可以连接的，就有点像PADS的ECO功能，但是这个方法好像要有引脚编号属性为PIN的才行，而这7个管脚属性是MECHANICAL PIN没有引脚编号好像不行，是不是除改原理图和PCB封装之外还有其它什么方法设置后也可以连接，我单独设置过引脚的属性是能连接，但是发现覆铜覆不上去，还是我的操作步骤有什么地方遗漏了
4 R. R- [; v& j) {4 N

goodlife1983x

aarom 发表于 2022-4-23 09:12
! S" j1 e: k% [; y9 a6 w2 pALLEGRO是可指定,修改線路, 但考慮如下:
+ y$ F3 ~. n0 L' r: \1.符合廠商腳位規格.(以後好溝通.)
2.以後修改重吃netlist,不 ...

" ~2 M, h+ V- p2 C! x多谢指导，高，实在是高，这样会避免图一时的方便给后续带来更多的麻烦，这个软件的操作确实严谨！技术需要这样的精神！
# w& L& P) A6 \' [$ A

streetflower

;P;P;P