怎么修改导线的属性？

catking5252

在allegro中，我把地分成了模拟地和电源地。因为设计原理图时候忘了把他们相连，所以在orcad中修改，把它们相连了；后来导入到allegro中，所有地网络变成了电源地，那么原来两种不同颜色的导线成了一种颜色，我觉得不太方便，那就又在原理图里面把电源地与模拟地分开了，之后导入allegro中，后来发现出现了很多DRC。而原本的模拟地的导线显示成电源地的导线。我想把drc消灭，怎么办？求救。

longzhiming

即然连了,就是同一个网络啊.肯定分不出颜色吧? 又把它分开了,你意思是,布好线再把它们相连?

longzhiming

好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开来显示啊,除非用个元器件隔起来. 要不怎么办? 请楼下高手给答案.

catking5252

" d( b8 ^; |! C9 Z2 x

longzhiming 发表于 2011-10-1 17:29
好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开 ...

不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到allegro中，然后又在orcad中把模拟地和电源地断开连接。再加载到allegro中，之后就有DRC错误。我在allegro中把模拟地和电源地的连线断开，依然有drc错误。想请教怎么消灭这些drc错误？

longzhiming

catking5252 发表于 2011-10-1 18:25
6 y6 S$ I! A0 x4 F; W* O不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到alleg ...

  o0 Y: ?# O. X4 O1 O在tools菜单里有啊

longzhiming

Update DRC

dbit

在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从PCB中直接修改shape为FG就可以了。

dbit

你可以详细看一下DRC的说明再对症下药

catking5252

dbit 发表于 2011-10-1 21:44
! W/ {' y; ^- Y3 X: N' O% Q3 F; G% ^你可以详细看一下DRC的说明再对症下药

呀，终于有大侠明白我意思了。但是还是不懂怎么改。
4 W3 F: L4 O" }' Y5 E错误如下。
  < DRC ERROR >           
# i. r! k, A* Y/ d
3 O3 M$ o' Q  G* O. ~7 I  Class:           DRC ERROR CLASS
! ?: v! G% h0 F5 H' c  Subclass:        BOTTOM
  Origin xy:       (-833.54 -2264.18)
  Constraint:      Line to Thru Pin Spacing
! Y3 g  H/ D9 g* b% ]  Constraint Set:  DEFAULT
/ V$ Z  L$ W5 Z  Constraint Type: NET SPACING CONSTRAINTS
0 o& ?9 Z  `9 `9 M& h) e# ^
  Constraint value: 11 MIL
  Actual value:     0 MIL
3 ]8 Z2 [& E2 W7 O- i* H8 M
  ^7 ]; M6 ^6 y9 ~, y  j+ e( Z  - - - - - - - - - - - - - - - - - - - -
  Element type:    SYMBOL PIN
, i* s, `  _8 ]  Class:           PIN
/ l/ `- \" ]6 m, t+ Z
  PIN:          R26.2
  pinuse:       UNSPEC
  location-xy:  (-856.52 -2287.16)
  part of net name:  GND_SMALL_SIGNAL
  - - - - - - - - - - - - - - - - - - - -
  Element type:    ODD-ANGLE LINE SEGMENT
  Class:           ETCH
  Subclass:        BOTTOM
( G& m9 D+ |# K, z* e/ I
: q7 s6 L( K" D5 H  part of a connect line
. [2 [* a. V( d2 h  Not on a Net
& t# g* ?& `0 _% d' G5 O" C( u, C) |

我发觉错误的地方都是NOt on a Net。但我怎么修改导线的属性，令到它是我要的网络呢？例如我本来是模拟地，相连后，变了电源地，再改，模拟地就出错了，但电源地就无问题。求大侠指教

catking5252

dbit 发表于 2011-10-1 21:42
& X; l3 d% d: K% I在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从P ...

6 b: z% r( o7 o. P7 U# A小弟新手自学。地不是shape，是导线来的。怎么改导线FG为GND呢。

dbit

DRC 描述是pin 和线 gap太小，是0，在16.3下，
% S8 E& H: g- U1.allegro的linsence功换到SI模式(在file下的change editor),
* O6 L/ \4 l- z- r, v- z( A/ r2.在logic菜单下有edit nets，点你想修改的网络就可以

catking5252

dbit 发表于 2011-10-3 11:52
: Z& ]1 `) n& G2 P0 tDRC 描述是pin 和线 gap太小，是0，在16.3下，
1.allegro的linsence功换到SI模式(在file下的change editor ...

3 }' j+ X5 Z5 ^& l, s非常感谢您！