找回密码
 注册
关于网站域名变更的通知
查看: 176|回复: 1
打印 上一主题 下一主题

PCB叠层设计的8个原则

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-6-16 14:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在设计PCB(印制电路板)时,需要考虑的一个最基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面,而印制电路板的布线层、接地平面和电源平面的层数的确定与电路功能、信号完整性、EMI、EMC、制造成本等要求有关。7 Q& V* K9 Y3 z" o; v
! U" p% u# A  n9 X3 A3 R
下面列出了层叠设计要注意的8个原则:3 d% R2 D3 T4 l- X& _0 t; B8 H
% O( G* C) ~; t  R; r
1.分层
. f; ?" u3 l# o
% E  C; e/ p# u2 y" [$ h/ k在多层PCB中,通常包含有信号层(S)、电源(P)平面和接地(GND)平面。电源平面和接地平面通常是没有分割的实体平面,它们将为相邻信号走线的电流提供一个好的低阻抗的电流返回路径。信号层大部分位于这些电源或地参考平面层之间,构成对称带状线或非对称带状线。多层PCB的顶层和底层通常用于放置元器件和少量走线,这些信号走线要求不能太长,以减少走线产生的直接辐射。
# |8 |+ U+ j9 `; a0 v, g' i
* Q4 T) {2 K% I& X/ ]. ~( F6 `' F2.确定单电源参考平面(电源平面)/ G6 J9 k/ [4 A  t  N8 a

; r$ G9 o8 u& u5 o5 F使用去耦电容是解决电源完整性的一个重要措施。去耦电容只能放置在PCB的顶层和底层。去耦电容的走线、焊盘,以及过孔将严重影响去耦电容的效果,这就要求设计时必须考虑连接去耦电容的走线应尽量短而宽,连接到过孔的导线也应尽量短。例如,在一个高速数字电路中,可以将去耦电容放置在PCB的顶层,将第2层分配给高速数字电路(如处理器)作为电源层,将第3层作为信号层,将第4层设置成高速数字电路地。
  M+ }. u1 ^: K1 _
1 u# O. d% q- l+ Z" c此外,要尽量保证由同一个高速数字器件所驱动的信号走线以同样的电源层作为参考平面,而且此电源层为高速数字器件的供电电源层。
5 N3 p- B  Y" \% _, Z0 t 1 I+ O0 F9 z, e2 X- {% ]! Q) q
3.确定多电源参考平面
* o. K% P: O7 t' n7 w; f
$ m* F; T8 ~7 S5 h% s5 R多电源参考平面将被分割成几个电压不同的实体区域。如果紧靠多电源层的是信号层,那么其附近的信号层上的信号电流将会遭遇不理想的返回路径,使返回路径上出现缝隙。对于高速数字信号,这种不合理的返回路径设计可能会带来严重的问题,所以要求高速数字信号布线应该远离多电源参考平面。" |1 U0 z4 {' |+ Z8 ~7 I, {' O2 {
1 K/ p  ]4 B+ Q+ s
4.确定多个接地参考平面(接地平面)
& t  h1 B9 L' ~& G" ?) Y1 _
7 v. ?7 z1 l2 c- l2 `多个接地参考平面(接地层)可以提供一个好的低阻抗的电流返回路径,可以减小共模EMl。接地平面和电源平面应该紧密耦合,信号层也应该和邻近的参考平面紧密耦合。减少层与层之间的介质厚度可以达到这个目的。
7 s) p0 E% K! i7 R$ x( T) o# M
  A* g# q5 j2 U/ n6 {3 v1 j5.合理设计布线组合% f+ X6 F+ A8 s8 v# [8 f5 x

6 u" R! F- `: T一个信号路径所跨越的两个层称为一个“布线组合”。最好的布线组合设计是避免返回电流从一个参考平面流到另一个参考平面,而是从一个参考平面的一个点(面)流到另一个点(面)。而为了完成复杂的布线,走线的层间转换是不可避免的。在信号层间转换时,要保证返回电流可以顺利地从一个参考平面流到另一个参考平面。在一个设计中,把邻近层作为一个布线组合是合理的。如果一个信号路径需要跨越多个层,将其作为一个布线组合通常不是合理的设计,因为一个经过多层的路径对于返回电流而言是不通畅的。虽然可以通过在过孔附近放置去耦电容或者减小参考平面间的介质厚度等来减小地弹,但也非一个好的设计。+ w$ m* \3 `  a* ?- C" ]
1 Y( Q, ~# K: k
6.设定布线方向! _9 f. ~) B" r/ p8 m, ]/ y7 Z* I

/ S+ d# V$ x) |6 p6 G% p! ~  O在同一信号层上,应保证大多数布线的方向是一致的,同时应与相邻信号层的布线方向正交。例如,可以将一个信号层的布线方向设为"Y轴”走向,而将另一个相邻的信号层布线方向设为“X轴”走向。
$ B2 e0 x8 x+ g+ | $ F0 V) `5 U* Z2 I
7.采用偶数层结构
7 n4 W, ?6 ?$ N + b5 a% K  n3 N, L6 s
从所设计的PCB叠层可以发现,经典的叠层设计几乎全部是偶数层的,而不是奇数层的,这种现急是由多种因素造成的,如下所示。3 N) P  Q+ \* R' i9 O

4 |4 V! x% C, N4 q. \& A从印制电路板的制造工艺可以了解到,电路板中的所有导电层救在芯层上,芯层的材料一般是双面覆板,当全面利用芯层时,印制电路板的导电层数就为偶数。
! s, ~7 g9 U. |4 ?' z2 ? 1 r6 R/ e- w, @. s' B( i% ^
偶数层印制电路板具有成本优势。由于少一层介质和覆铜,故奇数层印制电路板原材料的成本略低于偶数层的印制电路板的成本。但因为奇数层印制电路板需要在芯层结构工艺的基础上增加非标准的层叠芯层黏合工艺,故造成奇数层印制电路板的加工成本明显高于偶数层印制电路板。与普通芯层结构相比,在芯层结构外添加覆铜将会导致生产效率下降,生产周期延长。在层压黏合以前,外面的芯层还需要附加的工艺处理,这增加了外层被划伤和错误蚀刻的风险。增加的外层处理将会大幅度提高制造成本。; D% k- w2 Z. v' I2 w: g
: B4 r; ]6 l$ y! Q( v) S* Q- E) u# o7 U
当印制电路板在多层电路黏合工艺后,其内层和外层在冷却时,不同的层压张力会使印制电路板上产生不同程度上的弯曲。而且随着电路板厚度的增加,具有两个不同结构的复合印制电路板弯曲的风险就越大。奇数层电路板容易弯曲,偶数层印制电路板可以避免电路板弯曲。/ n* X3 X; X9 a  |+ Q' a$ @. |
; V/ Q7 ~" P5 B  X* f
在设计时,如果出现了奇数层的叠层,可以采用下面的方法来增加层数。
" a- L. \# |/ _1 o0 _
5 B" M" b0 X5 q$ D8 H如果设计印制电路板的电源层为偶数而信号层为奇数,则可采用增加信号层的方法。增加的信号层不会导致成本的增加,反而可以缩短加工时间、改善印制电路板质量。
: }: f2 L' l: A1 r& A - N6 l- w' d* e: \4 J% q
如果设计印制电路板的电源层为奇数而信号层为偶数,则可采用增加电源层这种方法。而另一个简单的方法是在不改变其他设置的情况下在层叠中间加一个接地层,即先按奇数层印制电路板布线,再在中间复制一个接地层。
, B. J1 |; w# r
( c( J2 b1 o: p在微波电路和混合介质(介质有不同介电常数)电路中,可以在接近印制电路板层叠中央增加一个空白信号层,这样可以最小化层叠不平衡性。
( ^# e# x6 B- X8 t& x1 x# C$ B! J , x9 R- u4 b" T: \% G
8.成本考虑5 p: u- P1 F, @' Y& U: r
0 v9 A# m9 G9 \0 N0 ^
在制造成本上,在具有相同的PCB面积的情况下,多层电路板的成本肯定比单层和双层电路板高,而且层数越多,成本越高。但在考虑实现电路功能和电路板小型化,保证信号完整性、EMl、EMC 等性能指标等因素时,应尽量使用多层电路板。综合评价,多层电路板与单双层电路板两者的成本差异并不会比预期的高很多。
  [. c$ U4 u- c! `, L3 c. A) a* e5 x% e  Y  R1 j* [

该用户从未签到

2#
发表于 2022-6-16 16:35 | 只看该作者
质量是重点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-20 05:55 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表