请教一个关于TDR阻抗和回损return loss 的问题

桥恩

请教一个问题：CPU插座socket （这里不是讨论高速PCB 电路）在进行高速仿真（主要是测试socket pin， PCIE5 32GT/s) , 如果SI 报告显示Return loss 回损满足db loss要求. 但TDR impedance 超出上线(设计要求：85+/-10%)几个ohm.（超出上限13.4%） 而且调整socket pin 设计参数不能保证回损和TDR 同时满足，那么TDR 超标13.4%影响大吗，可以接受吗？能接受原因为何，不能接受原因又为何？ 谢谢🙏

桥恩

如图，TDR 设计要求是85+/- 10%. 但仿真结果是超出了13.6% 达96.4Ohm。

Storm_change

这个问题，毛老师的擅长呀，毛老师在SI/PI方面很厉害

桥恩

Storm_change 发表于 2022-10-26 16:31
这个问题，毛老师的擅长呀，毛老师在SI/PI方面很厉害

+ R) S# o" |" C0 B' G2 V. {请哪位热心人回答一下。谢谢