找回密码
 注册
关于网站域名变更的通知
查看: 287|回复: 2
打印 上一主题 下一主题

FPGA学习之疑惑

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-3-7 06:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
做了十三年的硬件工程师,后三年开始接触FPGA$ n9 x0 g' E9 q+ W( k4 w$ Y" t7 u
自己学习了Verilog及FPGA的基本知识,目前对于基本的编程还可以,懂得低速UART、SPI、IIC接口的应用,能了解GMII接口的设计。对于高速接口的应用, G8 }$ f# v3 O: y, v: B1 Y. ?) G
还没有接触过,比如USB、PCIE、DDR等方面。
! t: |& N+ p+ C3 Z; g关于静态时序分析,只会简单的时钟约束,对于I/O的input delay和output delay,没有用到,也不熟悉如何运用,纯逻辑的max delay和min delay也没用到。
: ]4 H, |. \7 ]' R$ K& o9 z5 V' {就像广大网友说的一样,Verilog入门简单,往高处深处难,我目前就是在这种阶段。8 @& x! J3 z9 O. L2 a1 y% s
广大FPGA的前辈们,你们学习路上是否有这种经历,我该如何继续学习,能否帮忙指点指点。(希望以后的学习与芯片功能测试也有关系)
  s* E( c. z2 r' @# N( ]另外,能否推荐一些FPGA的好书籍。$ y7 g1 F- D+ c3 a' U) I

该用户从未签到

2#
发表于 2023-3-7 16:10 | 只看该作者
系统规划、" B) y+ ^. Y5 t% `
设计输入、) |& r; e' {* i, P! y9 E1 T4 c) m
行为仿真、
, i. S$ E# ]2 i3 c; w/ N& O逻辑综合、
) H9 n) m6 V1 i8 A+ G综合后仿真(可选)、( Q: D, ^5 C6 G5 X7 ^1 ~" d
综合后设计分析(时序及资源)、: v$ P. M- M( i( L0 N9 |1 H) `
设计实现(包括布局布线及优化)、  K( t" w( W  m
布线后仿真、: d5 f) Z6 u7 y+ e# J: v% P: l
板级调试、5 m. `2 H: R" t4 B
程序固化。

点评

这是FPGA设计的流程,不是FPGA学习的建议  详情 回复 发表于 2023-3-8 22:33

该用户从未签到

3#
 楼主| 发表于 2023-3-8 22:33 | 只看该作者
Dollche 发表于 2023-3-7 16:10
% d* T2 D+ {  ^9 j( u7 q  ~' O系统规划、
, M- M6 y7 r+ W: R6 Z设计输入、* S/ A5 q. ]# H9 Z9 K7 `9 P
行为仿真、

& a! W/ z# S( {$ _: G' W" o这是FPGA设计的流程,不是FPGA学习的建议
( Z1 ^; X6 Y, I# i
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-19 18:58 , Processed in 0.109375 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表