about color visibility pane 設定

penny190

, S( `' @0 X/ d" l
9 n9 V4 s' O7 t2 [& F6 v7 B
$ }( S! \$ v* \6 F( ~" z想請問各位大大
在color / visibility 下 visibility pane
show stackup selection 跟 show diestacks 我都是灰階無法勾選
; Y, e7 p- P9 Y, O+ Q雖然知道跟堆疊有關 , 但是想請問 , 要在甚麼狀況下 , 才能勾選能?
  U* d; `0 S4 G- J剛從16.6 切入 17.4 所以很多需要了解的
9 j/ {) l) t) h' Q8 j$ p' G; E還有在同樣的環境下開啟兩張圖 , show wire profiles 一張可以勾選 , 一張不行 , 不知道哪沒有設ˋ定到
$ u$ c6 z3 q. _1 q6 K% _

521li

这个功能平时用的少，等大神解答

db-_-

点右下角的HELP 里面应该会写得很详细。

penny190

已經看過help了，show dieletrics , show wire profiles 沒有說明，我勾選了show masks,可是在visibility pane卻沒有出現

dzkcool

这些都是一些特定情况才能使用，跟叠层设置和产品类型有关，比如：
, L5 |- d! t, r" M2 f# {: lshow stackup selection是针对刚挠结合板这种有多重叠层才有用
: ^4 p7 m# J' K0 s) l7 \5 }show masks要在叠层设置中添加了SolderMask以后，visibility才会有Masks选项

penny190

dzkcool 发表于 2023-3-23 10:27
这些都是一些特定情况才能使用，跟叠层设置和产品类型有关，比如：
3 i! h$ `9 O; C0 @show stackup selection是针对刚挠结合 ...

! O% a5 T0 B; @0 X
7 g; O7 l+ S, o: \+ K( S真的如大大所說的,要在疊構內有設定才會出現
& d5 k' o8 U9 ]. ^最後關於visibility pane 的問題,我還有關於 show wire profiles 的問題不了解
$ W4 y: Q% {# c+ `& j想請問為什麼 show wire profiles 無法勾選 , 這個選項是關於哪方面的呢?
可以勾選的話,在 Layer / Bond wire profiles 會產生 Top and Bottom 的層面
因為我無法勾選 , 所以在 Layer / Bond wire profiles 內室空白的
謝謝
5 s( {% ?2 S: v6 M+ Y
# q* N5 G4 F0 Q# E" `- ~

dzkcool

这是做芯片封装设计时用的

penny190

dzkcool 发表于 2023-3-24 10:22
这是做芯片封装设计时用的

3 i1 E1 r3 G+ W1 [% u1 n9 u
那是因為netin的時候,隨著零件 or dsn 帶入的囉 ~~
所以在 allegro borad 環境下才會看到 ?
6 @* C- R7 l& E1 G& j5 f3 W( v% Z/ i

sinsai

16.6版本是不是没有这个可操作？能不能把这个功能搬到16.6？