allegro17.4导出封装异常问题

Devin-G

用allegro17.4从一个PCB工程里导出封装出现了不匹配问题，PCB内部封装的圆形焊盘直径0.25mm，导出来后封装焊盘直径变成了0.22mm，有大佬知道什么原因吗
) G* H) j9 ]6 r2 \

Mcu_001

导出的格式是什么，
还有就是各个版本之间存在件内容问题，不是高版本就能兼容所有的低版本通过用的

Mr_Feng

高导低的话，想保持一致很难，手动改改就好；还有一种情况就是焊盘是在工程文件里面编辑的，与实际封装的不符

Devin-G

Mr_Feng 发表于 2023-4-13 11:06
- B$ Q  I, d' `; x2 A高导低的话，想保持一致很难，手动改改就好；还有一种情况就是焊盘是在工程文件里面编辑的，与实际封装的不 ...

3 N" f3 q7 K( e; a: x# `你好，之前忘了说还有其他情况，就是导出后封装丝印都不对，感觉应该是不同封装
我现在的想法是之前工程先调用了封装A，中间换成了封装B（A B两个封装名字一样），但是brd文件保留的封装信息还是A的信息，导致导出来的封装是A而不是B ,现在不知道什么原因导致了这种情况T_T
1 u, Q/ g' V: ~5 c) Y5 G