求教Antenna Vias是指什么意思

bujinghui2008 · 发表于 2012-4-2 15:32

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

求教Antenna Vias是指什么意思，在16.2以上版本的allegro中，在使用dangling时里面有这个报告，但是我没有发现有什么问题，求高手赐教感谢

joshcky · 发表于 2012-8-7 16:28

如果一个4层板的VIA ，没有任何连接，判断为Dangling Vias
如果信号只是从第2层连到第4层，则判断为: Antenna Vias 原因为VIA所在第一层没任何连接，则为Ant
如果信号从第1层连到第4层，则不报错。

szc1983 · 发表于 2012-4-2 16:10

可能类似于dangling via的意思吧
单独的没有连任何网络的via
在电路中相当于天线
类似于dangling line是要删除的

donkey · 发表于 2014-2-14 22:39

如果一个4层板的VIA ，没有任何连接，判断为Dangling Vias
如果信号只是从第2层连到第4层，则判断为: Antenna Vias 原因为VIA所在第一层没任何连接，则为Ant
如果信号从第1层连到第4层，则不报错。

楼上正解

wisedong · 发表于 2012-4-3 09:03

不太明白

xiaomangguo123 · 发表于 2012-4-3 15:35

用来检查所有的悬空过孔

bujinghui2008 · 发表于 2012-4-13 15:02

szc1983 发表于 2012-4-2 16:10 - R% H8 b( m1 ^- g7 } J- o7 _
可能类似于dangling via的意思吧' S* y, @; \+ M5 c/ U; y& n
单独的没有连任何网络的via
* O! y- m$ U, ~& s8 |在电路中相当于天线

这个不是dangline vias，dangling已经另外付咯，这个事在下面的，查了下都有连接的哦

szc1983 · 发表于 2012-4-13 15:21

bujinghui2008 发表于 2012-4-13 15:02
' J; L1 p& R6 S- ?* k$ L这个不是dangline vias，dangling已经另外付咯，这个事在下面的，查了下都有连接的哦

话要说清楚，
说不清楚可以上图

l1454828 · 发表于 2012-4-13 18:17

Antenna Via is defined as a via and associated wiring connected to a net by a single wire.

anjing200707 · 发表于 2012-4-14 00:39

多层板非完全用到的过孔。。。

tjukb · 发表于 2012-4-14 08:14

同问，这样的过孔啥时候需要特殊处理，啥情况下可以忽略。
目前我的板子都是忽略不管的，不知道有啥危害没有？

lixianghui · 发表于 2012-4-25 14:22

我也是忽忽略不管的!在板子周围打地孔,有部分会变Antenna Vias ,很无语!

szc1983 · 发表于 2012-4-25 19:46

lixianghui 发表于 2012-4-25 14:22 & b- n; k& h2 e$ g# @6 Q5 \% _
我也是忽忽略不管的!在板子周围打地孔,有部分会变Antenna Vias ,很无语!

那是因为你的孔没连到主地上面
你以为是地孔实际不是地孔
忽略不管是很不专业的做法，不应该提倡

lixianghui · 发表于 2012-5-10 14:52

楼上说"孔没连到主地上面" 说法有些牵强!
因为我有专门的GND层,GND VIA 怎会没有连到主地上呢?
"你以为是地孔实际不是地孔"
我点击查看VIA的网络,显示确实是 GND NET,这有如何解释呢?

cvntao · 发表于 2012-5-10 16:59

很大程度上是可以忽略的，这个一般都是电源地网络中某个地方铺一块铜皮，上面打了多个孔就会报成是Antenna Vias

xjlovex · 发表于 2012-6-27 10:54

沒有吧我BRD FILE上 RUN Dangling 裏面的是出現的幾乎囊括了我所有NET的線什麽原因喃

zzqyw2002 · 发表于 2012-8-7 09:49

Report methodology:
  - Dangling lines have at least one end not connected.
  - Dangling vias have a single connection
   - and not a testvia or a thieving via.
  - Antenna vias do not have a connection on their start or end layer.
   - Plus they are not a thieving via.
   - Optionally, VOLTAGE nets and testvias can be suppressed with
      the environment variable report_antennavia.
  - In all cases output is suppressed if an object has the OK_DANGLE
property or is not part of the current partition.

帐号		自动登录	找回密码
密码			注册

求教Antenna Vias是指什么意思

EDA365欢迎您登录！

点评

推荐内容 /1