EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 Heaven_1 于 2023-5-9 15:28 编辑
9 {# v: V& n* N7 l/ |3 }( }8 Y1 \! }; a- q% q: a' L
高频PCB设计技巧" i9 n8 ~, c. S
9 g. y1 {# w9 R5 I$ C: M& F" J
随着电子技术的高速发展,以及无线通信技术在各领域的广泛应用,高频、高速、高密度已逐步成为现代电子产品的显著发展趋势之一。信号传输高频化和高速数字化,迫使PCB走向微小孔与埋/盲孔化、导线精细化、介质层均匀薄型化,高频高速高密度多层PCB设计技术已成为一个重要的研究领域。这次,我们主要来了解下高频PCB设计的一些实用技巧。
# t; x& f# T+ `1 [4 C& @9 m' _4 b& Y% c( K% I
对于高频,很多人的理解就是较高的信号频率,虽然不能说这种看法有误,但对于高速电子设计工程师来说,理解应当更为深刻,我们除了关心信号的固有频率,还应当考虑信号发射时,同时伴随产生的高阶谐波的影响,一般使用下面这个公式来做定义信号的发射带宽,有时也称为EMI发射带宽:F=1/(Tr*π), F是频率(GHz);Tr(纳秒)指信号的上升时间或下降时间。7 R! t0 k% a( {1 g1 L
* B. @$ d- r* `2 Y3 p
通常当F>100MHz的时候,就可以称为高频电路。所以,在数字电路中,是否是高频电路,并不在于信号频率的高低,而主要是取决于上升沿和下降沿。根据这个公式可以推算,当上升时间小于3.185ns左右的时候,就可认为是高频电路。在PCB业界将发射带宽F>300MHz称为高频信号,在此频率下的信号也称之为微波。5 Y e& u T+ e
' C! x1 j8 B8 u5 R0 d2 z% O5 ?& \高频PCB设计技巧:0 K C& R" O& _4 B# R) H- w
+ _( z4 ` r9 f% ^% z4 y
1、高频数字信号的地线和模拟信号地线做隔离:模拟地线、数字地线等接往公共地线时要用高频扼流磁珠连接或者直接隔离并选择合适的地方单点互联。高频数字信号的地线的地电位一般是不一致的,两者直接常常存在一定的电压差。而且,高频数字信号的地线还常常带有非常丰富的高频信号的谐波分量,当直接连接数字信号地线和模拟信号地线时,高频信号的谐波就会通过地线耦合的方式对模拟信号进行干扰。所以通常情况下,对高频数字信号的地线和模拟信号的地线是要做隔离的,可以采用在合适位置单点互联的方式,或者采用高频扼流磁珠互联的方式。
% l0 Z/ |# B% W6 y+ C; a2 R) o1 R3 l$ t- }- t: Z- T* l3 O- O
2、集成电路块的电源引脚增加高频退藕电容:每个集成电路块的电源引脚就近增一个高频退藕电容。增加电源引脚的高频退藕电容,可以有效地抑制电源引脚上的高频谐波形成干扰。% M: A5 ^3 g6 [7 Q" @5 B
7 g/ L9 B) z. b& P. x" h3、引线弯折越少越好:高频电路布线的引线最好采用全直线,需要转折,可用45度折线或者圆弧转折,这种要求在低频电路中仅仅用于提高铜箔的固着强度,而在高频电路中,满足这一要求却可以减少高频信号对外的发射和相互间的耦合。6 s( m! S U1 F+ y# u6 r4 m, @ `. E
+ @( F* D# s2 g3 _- P. P) l h+ v# y
4、引线层间交替越少越好:所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔(Via)越少越好。据测,一个过孔可带来约0.5pF的分布电容,减少过孔数能显著提高速度和减少数据出错的可能性。
V4 l0 {) R' j6 {
; a3 Y3 z! `/ }; {( u0 {; J5、引线越短越好:信号的辐射强度是和信号线的走线长度成正比的,高频的信号引线越长,它就越容易耦合到靠近它的元器件上去,所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。; }; P: G$ `( C M& H1 ^
0 o' D7 ]+ t. E' r; s& r' g O0 a6、多层板布线:高频电路往往集成度较高,布线密度大,采用多层板既是布线所必须,也是降低干扰的有效手段。在PCB Layout阶段,合理的选择一定层数的印制板尺寸,能充分利用中间层来设置屏蔽,更好地实现就近接地,并有效地降低寄生电感和缩短信号的传输长度,同时还能大幅度地降低信号的交叉干扰等,所有这些方法都对高频电路的可靠性有利。
( c9 t0 k5 d$ a- ]/ d6 r3 A% t( H- k% n; E8 ^; {2 T) |# }2 Q
7、避免走线形成的环路:各类高频信号走线尽量不要形成环路,若无法避免则应使环路面积尽量小。
0 ^ H2 ]1 Q/ O' u2 P/ ^ |