AMD主板DDR3布线

yangtse427

我看了楼主的DDR，发现还是有问题的。
1.上面还有空间所以没必要去DIMM里面绕线。
2.你的部分小转折似乎没有大于线宽哦。
5 |* @& _: N' }$ L' n, \. n3.你DIMM里的出PIN方式最好是180°出pin.
7 U  B8 B( S5 m6 x! o; V2 g. o% S4.diffpair 走得不够耦合.
tune等长的时候最好绕大弯弯哦。
5.data和addr线组与组之间没看出来又间距。
% x6 _. o' Y2 b9 X1 P2 g6.线与线之间之间的spacing似乎不够理想。
小弟的一点愚见，还望指教！

yangtse427

还有一点，DATA线的后端不等长哦

yangtse427

看了一下你的设定，DQS能做到1MIL之内最好哦！

香雪海

yangtse427 发表于 2012-4-20 09:20
我看了楼主的DDR，发现还是有问题的。
" m! h. b4 N( a9 z% v3 R6 B0 c9 C1.上面还有空间所以没必要去DIMM里面绕线。
2.你的部分小转折似乎没 ...

1 w( U" T7 y4 S( G8 G% S1 X差分线末端由于规则限制，所以很难耦合，以至于要做到一对儿差分线等长很难，只能单独绕较短的那根，数据线之间的间距是20mil，这是怕引起串扰，地址线没有那么重要，所以间距就小一些~

yangtse427

这样如何？

香雪海

yangtse427 发表于 2012-4-20 10:06
; p" O7 j" m! }; I这样如何？

原则上来说，只要不违反规则，差分线之间要尽量耦合，那个板我只是练习用的，细节方面没有过多的注意~

yangtse427

香雪海 发表于 2012-4-20 10:30
( K4 d6 w0 E. ~( n$ y原则上来说，只要不违反规则，差分线之间要尽量耦合，那个板我只是练习用的，细节方面没有过多的注意~

多多交流，互相学习

香雪海

yangtse427 发表于 2012-4-20 10:45
+ C8 M. G+ u$ p6 }8 H! B! ~( E! H多多交流，互相学习

; P/ Z4 [- H. y2 I1 x" z有没有你自己做的，截图上来交流交流

yangtse427

香雪海 发表于 2012-4-23 08:24
有没有你自己做的，截图上来交流交流

6 ~" N7 K9 @. i' z7 ~6 |我截图是BMP格式的，传不上来？

香雪海

yangtse427 发表于 2012-4-23 08:58
; q/ m0 B+ Y8 L) \8 G0 i我截图是BMP格式的，传不上来？

6 W& z! V2 ]$ z2 e* d4 I6 t- Z你可以改一下后缀名的，改成jpg的就可以了

chensheng5200

为什么DDR的线要走在GND层，而不是走在Bottom?

香雪海

chensheng5200 发表于 2012-5-10 09:44
为什么DDR的线要走在GND层，而不是走在Bottom?

1 Z3 z7 k$ ~3 d, _底层还要走一些别的线，不能空间都给DDR用啊

jqgt2006

有没有画好的发上来参考一下！

jqgt2006

急切，迫切的需要！

larryfarn

顶!顶!顶!