关于runtime setting的问题

voluntry

一个单端反激的电路，用Pspice自带的最原始的电路模板仿真没有问题。然后我再原边加上了RCD的吸收电路，如图
但是只要一这样就出现runtime setting，而且把参数改大也不行。只能把运行时间改小。问题是改小了运行时间我就没法达到仿真目的了，到底应该怎么样呢？求大神帮忙！
* d; V7 h- n3 i) D5 `/ f
. W+ X( ]8 q4 \  q, g. p, J0 z
不胜感谢！{:soso_e113:}

jacklee_47pn

可不可以上傳你的文件 (DSN+仿真的文件夾)，這樣我才可以幫你找問題。否則不知道是哪個參數出了問題。

voluntry

jacklee_47pn 发表于 2012-4-17 08:32
; i" [+ }" T9 T& y1 `8 Q- s可不可以上傳你的文件 (DSN+仿真的文件夾)，這樣我才可以幫你找問題。否則不知道是哪個參數出了問題。

) a1 N$ d  p0 L9 R) K' D0 X% [额，就是这个，一开始用flyback的模板电路是完全没有问题的，然后我只是加了一个RCD的吸收网络，就不行了，您看看。
多谢多谢啦！ 2.zip (301.83 KB, 下载次数: 5)

2012-4-17 20:45 上传

点击文件名下载附件
下载积分: 威望 -5

; \8 s" V" c* w  m' X( k! `, n, b

jacklee_47pn

你的電路圖有問題，有2個PAGE 的原理圖，但是有些信號是相同的，造成往表錯誤。例如 PWN 、VOUT、 VDIODE、VIN。

修正完電路圖後還是無法收斂，最後將RDC元件(四個元件)加到第一頁，第二頁刪除，重新設定仿真，這樣就OK了。

voluntry

jacklee_47pn 发表于 2012-4-18 12:01
你的電路圖有問題，有2個PAGE 的原理圖，但是有些信號是相同的，造成往表錯誤。例如 PWN 、VOUT、 VDIODE、 ...

额，是真的呀，我新建了一个工程，吧那个PAGE1的整个电路图Ctrl+A粘贴过去，修改了一个元件序号（L3L4改成L1L2）就OK了。真无语。
: i9 V% w2 y; T可是这是为什么呢？是由于不收敛之类的原因么？
谢谢大神，连我们天天在公司做工程的老师都搞不定的问题呢