找回密码
 注册
关于网站域名变更的通知
查看: 4643|回复: 3
打印 上一主题 下一主题

请教高手,关于Relative propagation delay中线的长度计算问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-5-9 15:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
         各位大侠,在给DDR2做Relative propagation delay时,发现Constraint information中除了ETCH LENTH还有一个ZALL,请问ZALL是什么?是Via等的等效长度吗?谢谢……附对DDR2 NET的Show Element:$ s* M& T, r, g
+ r) n! K9 L1 A' Y- R0 C
LISTING: 1 element(s)
, [4 u$ X- c7 c; u
% k7 l/ p+ x$ s* L3 D8 N              < NET >              / Y: a2 Y, G5 z9 _, J+ ~

2 _- ]/ s/ [7 `) F7 l- x' F  Net Name:            MFPGA1_DDRD23
; L4 x9 Y1 B, j+ D: i  Member of Bus:       MFPGA1_DDR_DATA2
9 [, J6 H) n3 j) S4 p: o7 E9 k* M8 a$ _" d: \# u& r6 e
  Pin count:              2, V: f4 u! s0 @
  Via count:              26 x+ @$ f" X  N) `) \
  Total etch length:      1964.069 MIL( S: w+ w8 u  Y" U. i
  Total manhattan length: 1135.851 MIL; J4 ]: d/ c: b/ s3 S$ R
  Percent manhattan:      172.92%
. V* r; v$ r$ L5 _2 ^7 W' n0 D. O( j' w0 g9 g& B
  Pin                     Type      SigNoise Model        Location
0 b4 M; a& u2 c3 J% f1 M: P6 I  {  ---                     ----      --------------        --------
3 v6 I$ r' ^2 |+ z' q  U801.F9                 UNSPEC                          (-1984.000 6603.717)! Z" }* c9 ]7 o8 j4 r
  U796.C18                UNSPEC                          (-2351.016 5834.882)
6 |7 H% X& ?- _  `: Q7 y/ g8 e
1 |& C5 |5 }4 E0 w  No connections remaining
6 P1 N% O" U& }: j+ u! W3 \  f5 @- h$ l
  Properties attached to net( e7 K8 o$ O& }  j3 }) {
    FIXED
4 h) `" z2 m& K$ K8 {% W1 n    LOGICAL_PATH      = @dw5vlx_all_20120504_1800.schematic1(sch_1):mf) J9 Z7 G( X- F+ @
                        pga1_ddrd23, @, |8 G# Y7 s. C; O
    BUS_NAME          = MFPGA1_DDR_DATA24 k- R( T1 @' k5 S4 s9 R. m

' V7 {/ Q1 a( v1 g) ^. Z' {  Electrical Constraints assigned to net% l2 ]2 n; e/ t
    relative prop delay: global group MFPGA1DDR_GROUP_DQ from AD to AR  delta=0.000 MIL  tol=10.000 MIL
. d$ K& y2 W( Z* `1 ~3 Z, F$ f
' u8 }( F7 |! Z3 |2 Z  Constraint information:
, y* ^( f) u* k    (RDly) U796.C18 to U801.F9  min= 1966.14 MIL  max= 1986.14 MIL  actual= 1980.741 MIL) o( Q( _1 @  h! X. A, z) c9 G7 D
                   target=  (MFPGA1_DDRDQS3P) U796.G20 to U801.B7/ f0 g9 R6 K! O
            (-2351.016,5834.882) pin U796.C18,UNSPEC,TOP/TOP
2 ~* q- p7 G8 S' K      24.812 MIL cline TOP
  z. a9 u+ g6 v* }+ r& u: f/ p; Y            (-2333.471,5852.427) via TOP/BOTTOM$ Y, n8 f; G  a
      1917.397 MIL cline 03IS011 w& W8 |% c* C( m) A
            (-1999.457,6588.260) via TOP/BOTTOM
; d$ v; ^2 j0 C4 i, j      21.859 MIL cline TOP
* j1 N! A% l$ L- _4 d. i5 I8 h            (-1984.000,6603.717) pin U801.F9
,UNSPEC,TOP/TOP,Zall=16.672 MIL9 J( L5 o% x; [5 o/ P6 D$ B
9 h& G1 f; @  ~. q( }' k
  Member of Groups:
  a8 S- s5 M) [5 w9 ]1 y6 S    MATCH_GROUP     : MFPGA1DDR_GROUP_DQ: p% [9 u' t1 J3 L5 E7 j
    BUS             : MFPGA1_DDR_DATA2
5 I3 o8 X5 ]9 l
  • TA的每日心情
    开心
    2023-10-12 15:00
  • 签到天数: 4 天

    [LV.2]偶尔看看I

    2#
    发表于 2012-5-9 18:29 | 只看该作者
    Zall指过孔在Z轴的所有延时!!

    该用户从未签到

    3#
     楼主| 发表于 2012-5-11 15:16 | 只看该作者
    flyingc381 发表于 2012-5-9 18:29 # o1 z8 x2 z7 P+ P. X3 m
    Zall指过孔在Z轴的所有延时!!

    9 L" A# w. m, X! Q8 v) w( J也就是说,在做Relative propegation delay时,delay time是包含此Zall的,是吧?delay time= Etch Length time delay + Zall time delay,是吗?
  • TA的每日心情
    开心
    2023-10-12 15:00
  • 签到天数: 4 天

    [LV.2]偶尔看看I

    4#
    发表于 2012-5-11 18:25 | 只看该作者
    Yes
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-2 10:21 , Processed in 0.078125 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表