请教高手，关于Relative propagation delay中线的长度计算问题

huiyanhuishi

         各位大侠，在给DDR2做Relative propagation delay时，发现Constraint information中除了ETCH LENTH还有一个ZALL，请问ZALL是什么？是Via等的等效长度吗？谢谢……附对DDR2 NET的Show Element：
( P) Q* l6 K( A! R8 w& H' A/ p
5 ^, q1 m# W+ w' {( r+ b4 `; k* ]2 ZLISTING: 1 element(s)
: R' H$ U7 E+ J
              < NET >              
% k5 x' w/ p3 l  @, P) e! R! C
& n- N/ Q* N/ P  Net Name:            MFPGA1_DDRD23
  Member of Bus:       MFPGA1_DDR_DATA2

  Pin count:              2
, I+ @: n5 M# ~  Via count:              2
7 u9 U# u1 \& K) ^5 q  Total etch length:      1964.069 MIL
, j/ a: y2 v9 j/ c  Total manhattan length: 1135.851 MIL
+ {( t. _) c" M  Percent manhattan:      172.92%
; K# A. s+ l3 d. o
  Pin                     Type      SigNoise Model        Location
3 m3 E/ O8 ~% K! D7 N* c  ---                     ----      --------------        --------
  U801.F9                 UNSPEC                          (-1984.000 6603.717)
  U796.C18                UNSPEC                          (-2351.016 5834.882)
# {1 y1 @% ?$ b: F* u
  No connections remaining

- R; e# A7 o, P/ \1 r  Properties attached to net
    FIXED
    LOGICAL_PATH      = @dw5vlx_all_20120504_1800.schematic1(sch_1):mf
5 V& D- R' N8 L% T5 O2 U                        pga1_ddrd23
    BUS_NAME          = MFPGA1_DDR_DATA2
+ K0 s7 t2 ~  a" I3 O. X! V
  Electrical Constraints assigned to net
    relative prop delay: global group MFPGA1DDR_GROUP_DQ from AD to AR  delta=0.000 MIL  tol=10.000 MIL

  Constraint information:
" S3 H/ x  b; b  E9 G  O* a    (RDly) U796.C18 to U801.F9  min= 1966.14 MIL  max= 1986.14 MIL  actual= 1980.741 MIL
                   target=  (MFPGA1_DDRDQS3P) U796.G20 to U801.B7
, R/ H/ A1 T5 c, I; V+ E! A9 M! [            (-2351.016,5834.882) pin U796.C18,UNSPEC,TOP/TOP
' F" g' ?7 |7 z      24.812 MIL cline TOP
2 P" J8 L% T0 y! \: a! w' H            (-2333.471,5852.427) via TOP/BOTTOM
- m- v/ G# u- }0 T' J      1917.397 MIL cline 03IS01
            (-1999.457,6588.260) via TOP/BOTTOM
      21.859 MIL cline TOP
            (-1984.000,6603.717) pin U801.F9,UNSPEC,TOP/TOP,Zall=16.672 MIL
3 b6 v0 e# g  O+ a9 O
  Member of Groups:
& V  i! m6 z8 R    MATCH_GROUP     : MFPGA1DDR_GROUP_DQ
2 p2 @$ ]0 s% D1 `    BUS             : MFPGA1_DDR_DATA2
( F0 {1 D) t  X6 N

flyingc381

Zall指过孔在Z轴的所有延时！！

huiyanhuishi

flyingc381 发表于 2012-5-9 18:29
) s/ o! O+ `& i' {) ?( }% oZall指过孔在Z轴的所有延时！！

7 V( Y. ^; x! S也就是说，在做Relative propegation delay时，delay time是包含此Zall的，是吧？delay time= Etch Length time delay + Zall time delay,是吗？

flyingc381

Yes