本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › DDR的芯片下面可以铺CPU的核电吗
返回列表 发新帖
查看: 847|回复: 4
打印 上一主题 下一主题

DDR的芯片下面可以铺CPU的核电吗

[复制链接]
ai心旅途
  • TA的每日心情
    开心
    2023-11-15 15:25

    • 签到天数: 16 天

    [LV.4]偶尔看看III
    跳转到指定楼层
    1#
     楼主| 发表于 2023-11-10 15:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    DDR的芯片下面可以铺CPU的核电吗
    8 e. w* G3 V! ~$ ^2 ]  o, O

    点评

    aarom
    假如您的電源層和地層夠多, 當然可以. 用地隔開所有層面, 在兩地層中間另加一層電源. 若不行請打消這念頭.  发表于 2023-11-10 17:15

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    四正

    该用户从未签到
    2#
    发表于 2023-11-13 16:11 | 只看该作者
    一般不建议铺，正常DDR区域所有层只允许走DDR线，铺DDR自身的电源和GND，其他所有信号包括电源都不经过DDR区域，我一直这样做，到目前为止DDR2/3/4/5没出过问题

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    小七夜
  • TA的每日心情
    无聊
    2023-7-4 15:34

    • 签到天数: 22 天

    [LV.4]偶尔看看III
    3#
    发表于 2023-12-6 10:55 | 只看该作者
    最好不要吧

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    Dc2023060722a
  • TA的每日心情
    无聊
    2025-6-9 15:00

    • 签到天数: 40 天

    [LV.5]常住居民I
    4#
    发表于 2023-12-6 17:08 | 只看该作者
    一般不建议这样设计吧，除非你层很多，但是一般整板走线压力最大的地方就是DDR区域，评估走线层就是根据DDR走线来评估的，DDR的走线刚好占用了所有层，做为了一个独立的区域。不过层多的话，你核电上下都用地层隔开，是可以保证信号质量的
    6 s0 p, F( ~: S( V5 O4 R; q+ n0 Z, {

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-19 09:42 , Processed in 0.125000 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表