|
|
严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，部分初学者也常看到DDR SDRAM，就认为是SDRAM。DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。 4 Z/ w- `% |* e
o2 A# x+ \7 g& @. d$ ESDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。
( S& h, p$ ]4 T$ p* C, u8 O- Y v/ t4 b
与SDRAM相比：DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步；DDR使用了DLL(Delay Locked Loop，延时锁定回路提供一个数据滤波信号)技术，当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16次输出一次，并重新同步来自不同存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRA的两倍。
( _! `6 E& m1 t9 [) w$ K' `
6 W& _+ q0 G. d2 r" m& |" hDDR2的定义：
" \- r' B* p8 {- |, `* N; e8 {/ x9 `# b+ h8 E9 i
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。 8 H: _( f( X, I6 j3 p
+ m( x8 N, [( s5 e) q: c; C# p hDDR3 1 t$ E& t% ^8 n7 T
/ z7 |) j( k8 Z% O8 a# L( ~/ S* t9 r) b8 |2 t: B! d0 D* E! ^$ {
1．8bit预取设计，而DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8，DDR3-800的核心工作频率只有100MHz。
! x! j& K. g( Q w& E% q
7 w1 D0 ^3 W# Q2．采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担。
4 Q6 O3 i. p1 Q$ k, d: A6 m/ }; w4 f2 z ~0 t- _5 d; }/ ^
3．采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。
l; H& C5 p1 ^$ g% o ?5 h
$ p) R8 Y7 ]+ m: F& S7 Q+ \, r* h+ y+ r2 x9 K" I" p1 h: u
二、DDR3与DDR2几个主要的不同之处 ： {* C V2 a6 C2 y
, h2 B. u4 I! n: K1.突发长度（Burst Length，BL）
* N7 O. h x- q2 R
& d7 E; i, \7 m! Y4 C5 K由于DDR3的预取为8bit，所以突发传输周期（Burst Length，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
3 b" \9 {9 e" X& t( P- K; v0 C+ A& x# s7 G- D4 ^. u( H9 n
2.寻址时序（Timing）
! `; {1 Z4 N2 O6 k; v3 r3 P( F, t7 O3 H; F9 f9 P6 }# c
就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。
: W! x+ Q4 T* n# a
& i/ H6 s& @5 E) O/ o$ Q, `3.DDR3新增的重置（Reset）功能 & L# r- d8 {. \: m
# w6 m. [+ U# u- d7 }) J! X重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。 , ~& }6 U2 P& B$ B8 U) k( m
+ `2 u( \" w( z2 Z
在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。
0 N% d* x: J: s# p3 w: f- ~: A* X/ S' m
4.DDR3新增ZQ校准功能 . Z, M% p, W7 X$ o
. @/ D5 a4 _4 X) t
ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-Die Calibration Engine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。
# }/ t' a' c' X5 g+ ^" w. |. A, Z8 I0 H/ @0 I
! n1 t+ \% x2 U3 ~$ [4 ]5.参考电压分成两个 ' j, C5 c, @+ Q. t& h- T
o) q8 z7 p4 y在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。 " h1 P% g& V) q9 }) R
. `6 w; j3 H8 i0 q* q) V4 i% k
6.点对点连接（Point-to-Point，P2P） # m* A% T% C( _2 [( R3 ~
$ w2 P( Y( z# _. G" e u6 T; r8 v
这是为了提高系统性能而进行的重要改动，也是DDR3与DDR2的一个关键区别。在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to-two-Point，P22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。
" l U# o* a+ B6 U' v! H2 A0 k8 k& x8 P, K6 n' e' W, Q! P8 s: r
面向64位构架的DDR3显然在频率和速度上拥有更多的优势，此外，由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移动设备的欢迎，就像最先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升最迅速的PC台式机领域，DDR3未来也是一片光明。目前Intel预计在明年第二季所推出的新芯片-熊湖(Bear Lake)，其将支持DDR3规格，而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。 |
评分
-
查看全部评分
|
/1 
发表于 2012-7-11 10:28
收藏
淘帖
支持！
反对！
楼主