找回密码
 注册
关于网站域名变更的通知
查看: 762|回复: 1
打印 上一主题 下一主题

关于JTAG口,你了解多少?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2024-1-19 21:21 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 Heaven_1 于 2024-1-23 09:49 编辑 ; d" k* y, v9 V6 \0 s

; L% H7 S( L3 v6 z4 d& o' e
" J3 V6 k$ d7 h: J- Y

        FPGA研发及学习过程中,有一个关键步骤就是下板实现,做硬件“硬现”很重要,一般来说用JTAG口比较常见一些,因此相信肯定有些大侠遇到过JTAG口失灵或者损坏无法使用的事情。最近我就遇到了这类事情,FPGA的JTAG口突然就不能下载程序了,而且这种事情已经不是第一次了,之前在做项目的时候也出现过,而且出现的形式也极其相似,之前还用的好好的,第二天就不行了,真是让人郁闷。为此,本人也是去尝试了很多解决办法,一开始也没有去设想是JTAG口坏了,于是乎,本人换了usb-blaster,可一点反应也没有。难道真的是JTAG口坏了?于是,本人就去查阅相关资料去搞清楚问题的本质在哪里,下面就是本人的一些收获,分享出来,仅供各位大侠参考,一起交流学习。


1 B" V. n0 e% B3 K/ U


3 B9 R/ v" u: @5 k+ B8 k


8 Y4 @! {' ]" l# k, X

        根据查阅资料及本人的一些实践经验所得,在使用JTAG下载接口的过程中,请不要随意带电插拔,否则会损坏FPGA芯片的JTAG口信号管脚。那么如何去确认JTAG口已经损坏了呢。首先你要去排除基本的几项因素,一是,是否匹配连接,有很多设备会对应很多接口,在实际条件下要匹配正确,否则也会出现上述情况;二是,排除下载线的问题,如果是下载线坏了,可以使用多根下载线去尝试,排除这类问题。如果还是不能访问FPGA的JTAG口,那么很有可能你的FPGA芯片的JTAG口已经损坏。此时请用万用表检查TCK,TMS,TDO和Tdi是否和GND短路,如果任何一个信号对地短路则表示JTAG信号管脚已经损坏。
' r! W, v2 v7 b# P


, Z. l  d! x7 P0 D

        至于JTAG口是什么,这里我们也来探讨一下,JTAG英文全称是 Joint Test Action Group,翻译过来中文就是联合测试工作组。

- H$ @" i6 U3 t- n: C. U# w

        JTAG是一种IEEE标准用来解决板级问题,诞生于20世纪80年代。今天JTAG被用来烧录、debug、探查端口。当然,最原始的使用是边界测试。


9 f, M3 P2 J3 D% _% K+ V% @

1、边界测试( _% y) ~: U8 T5 m4 Q, B- P

! S4 Q" p+ |- v9 E" K, H9 [" [. m3 f

        举个例子,你有两个芯片,这两个芯片之间连接了很多很多的线,怎么确保这些线之间的连接是OK的呢,用JTAG,它可以控制所有IC的引脚。这叫做芯片边界测试。

! m. r' [* \; R: O


( O* h) L+ |8 E- g% _0 u; q


4 H; |2 s7 o$ l+ |& m


: U' B3 D; W5 i

2、JTAG引脚
: |. i8 t9 Z' a9 K; r1 [  p5 \9 D/ W8 J, c. x

        JTAG发展到现在已经有脚了,通常四个脚:TDI,TDO,TMS,TCK,当然还有个复位脚TRST。对于芯片上的JTAG的脚实际上是专用的。


2 D! {$ D) p) F# d


. y3 S  O" Y! c( U& M9 i4 s$ Q: s
  • TDI:测试数据输入,数据通过TDI输入JTAG口;
  • TDO:测试数据输出,数据通过TDO从JTAG口输出;
  • TMS:测试模式选择,用来设置JTAG口处于某种特定的测试模式;
  • TCK:测试时钟输入;
  • TRST:测试复位。4 S5 [& q5 L3 s7 o7 Z

% ^) |9 H( K) G9 ?3 {
" O0 s: \1 m% q
2 S* ~; |4 J. f8 p

: U' h+ w# {( _5 e& l9 u

/ i7 e. r2 e9 K

' E5 q, f/ F. n* T, N' Y
7 |4 J* o0 q( O, M6 J

8 m- ^! D! I  d. ~0 S

CPU和FPGA制造商允许JTAG用来端口debug;FPGA厂商允许通过JTAG配置FPGA,使用JTAG信号通入FPGA核。: B/ [1 o6 e; a  t) p2 K


. _& S% g8 O1 D* P

: ~; O" T/ ^" Y" d3 G

3、JTAG如何工作

PC控制JTAG:用JTAG电缆连接PC的打印端口或者USB或者网口。最简单的是连接打印端口。


4 E/ ]  }7 N7 i0 B6 H& |

TMS:在每个含有JTAG的芯片内部,会有个JTAG TAP控制器。TAP控制器是一个有16个状态的状态机,而TMS就是这玩意的控制信号。当TMS把各个芯片都连接在一起的时候,所有的芯片的TAP状态跳转是一致的。下面是TAP控制器的示意图:


  i9 n6 |5 d: y8 @% c' f


! D. h, [- w8 ?, [9 y

: y9 L/ Y7 T3 _& a# F; C$ g

& s" }4 P, f& ]1 k! J1 D6 B

改变TMS的值,状态就会发生跳转。如果保持5个周期的高电平,就会跳回test-logic-rest,通常用来同步TAP控制器;通常使用两个最重要的状态是Shift-DR和Shift-IR,两者连接TDI和TDO使用。
1 O& E2 q8 o+ l4 m4 a1 X. \

6 n1 f& n. C$ V) _" o, J

IR:命令寄存器,你可以写值到这个寄存器中通知JTAG干某件事。每个TAP只有一个IR寄存器而且长度是一定的。

: R6 k7 S3 S* K7 [" u6 S5 m

DR:TAP可以有多个DR寄存器,与IR寄存器相似,每个IR值会选择不同的DR寄存器。(很迷)

7 F. k6 g3 b' H. n

4、JTAG链相关疑问

计算JTAG链中的IC数目:


' q* Y, B9 S+ R

        一个重要的应用是IR值是全一值,表示BYPASS命令,在BYPASS模式中,TAP控制器中的DR寄存器总是单bit的,从输入TDI到输出TDO,通常一个周期,啥也不干。


5 N0 a( W' H. ^3 d' _( Z

        可用BYPASS模式计算IC数目。如果每个IC的TDI-TDO链的延迟是一个时钟,我们可以发送一些数据并检测它延迟了多久,那么久可以推算出JTAG链中的IC数目。

4 ]' ]( j7 b6 g) n6 p7 a& V

得到JTAG链中的器件ID:

1 t, `5 {; e# {9 E; o8 q

        大多数的JTAG IC都支持IDCODE命令。在IDCODE命令中,DR寄存器会装载一个32bit的代表器件ID的值。不同于BYPASS指令,在IDCODE模式下IR的值没有标准。不过每次TAP控制器跳转到Test-Logic-Reset态,它会进入IDCODE模式,并装载IDCODE到DR。


" _5 E! R: L# ?! Q


. n0 }8 C- Y- ~, ^0 J& M

5、边界扫描:

( M$ ?& o- G. c' L8 J" Y

: r0 v% @+ u, B) l' Q( o

# T% F! \/ p# ~& D

7 y: G, L/ A" p! T/ m

TAP控制器进入边界扫描模式时,DR链可以遍历每个IO块或者读或拦截每个引脚。在FPGA上使用JTAG,你可以知晓每个引脚的状态当FPGA在运行的时候。可以使用JTAG命令SAMPLE,当然不同IC可能是不同的。  E" v( H# h& C% Q1 @


) A, ]7 B0 w* w


) W. n/ L1 K$ J9 m" T


$ C  m+ Q  k8 w& i


3 I$ [* X' A% P; a4 I# A6 H! r

        这里没有过多的讲解JTAG调试原理,但是但是对于感兴趣的大侠们,可以获取详细文档查看一下,JTAG调试原理详细技术文档。
3 k) ^1 j2 F1 Q4 b$ X# R

" t5 j  k" W+ c3 Z! @

; d7 V/ W2 Y! `! a7 c

        如果JTAG口已经损坏了,那只能“节哀顺变”了,但是也不要只顾着伤心,最重要的是分析其中的原因,做其他事情也是一样的道理。那我们就来分析分析,我们在使用的过程中,可能经常为了方便,随意插拔JTAG下载口,在大多数情况下不会发生问题。但是仍然会有很小的机率发生下面的问题,因为热插拔而产生的JTAG口的静电和浪涌,最终导致FPGA管脚的击穿。至此,也有人怀疑是否是盗版的USB Blaster或者ByteBlasterII设计简化,去除了保护电路导致的。但经过很多实际情况的反馈,事实证明原装的USB Blaster 也会发生同样的问题。也有人提出质疑是否是ALTERA的低端芯片为了降低成本,FPGA的IO单元没有加二极管钳位保护电路。这类质疑其实都不是解决问题的本质,最重要的是我们要规范操作,尽可能的去减少因为实际操作不当导致一些硬件设备、接口等提前结束寿命或“英年早逝”,那重点来了,关于JTAG下载口的使用,我们需要如何去规范操作呢。


& Y5 z# y8 N# _6 l$ V

# e: Z" S' M. ?* N% `; [. j

上电时的操作流程顺序:

/ \# Q: G; z- z, O+ z. O

  • 1.在FPGA开发板及相关设备断电的前提下,插上JTAG下载线接口;
  • 2.插上USB Blaster或者ByteBlasterII的电缆;
  • 3.接通FPGA开发板的电源。
    # _% n' V; G+ c. x+ g' G

6 K: u4 w! ~1 N% g
. v2 D7 t7 I& n

9 V/ J7 S- I: u1 W/ H+ Y

下电时的操作流程顺序:

1 `8 N7 `. P# @, H, N0 P+ F


* K# G' \; t4 Y" z9 M. A/ `/ b

  • 1.断开FPGA开发板及相关设备的电源;
  • 2.断开USB Blaster或者ByteBlasterII的电缆;
  • 3.拔下JTAG下载线接口,并放置适宜地方存储。
    6 _1 B$ B& U1 ^% V/ Y+ S8 h

4 R. P( I. E3 D! f* f9 y) i0 }# }+ z
2 ?1 F: r( [0 M$ [# w
5 k: O6 H$ i/ d$ T$ q
5 Z9 `) {4 e1 G, r  u9 @

9 A( y; ?# a' J. D' Z3 S) P

        虽然上述的操作步骤有点繁琐,有时我们在使用的时候也是不以为然,但是为了保证芯片不被损坏,建议大家还是中规中矩的按照上述的步骤来操作。本人上述出现的问题,经过检测后就是TCK跟GND短路了,虽然发生的概率不是很大,但是为了能够更合理更长久的的使用硬件相关设备,还是建议大家在实操过程中,不要担心繁琐,中规中矩操作,换个角度思考,“多磨多练”也是对自己有好处的。最后,还是给各位唠叨一句,关于JTAG下载口的使用最好不要带电热插拔,起码可以让JTAG口“活”的久一些,毕竟长情陪伴也是挺不错的,不要等到失去了才知道惋惜。


' I) R) a  s$ @. Q$ s
  • TA的每日心情
    开心
    2023-5-15 15:14
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2024-1-23 09:52 | 只看该作者
    JTAG下载程序很方便
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-18 23:49 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表