找回密码
 注册
查看: 260|回复: 5

能否从硬件设计上避免漏电流的现象?

[复制链接]
  • TA的每日心情
    开心
    2024-2-27 15:54
  • 签到天数: 2 天

    [LV.1]初来乍到

     楼主| 发表于 2024-2-27 15:54 | 显示全部楼层 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    能否从硬件设计上避免漏电流的现象?有没有什么好办法吗?
    & p' V+ X7 S1 o. @: i) f& Z

    该用户从未签到

    发表于 2024-2-27 16:53 | 显示全部楼层
    能否从硬件设计上避免漏电流的现象,有没有什么好办法吗?学习学习

    该用户从未签到

    发表于 2024-2-27 17:15 | 显示全部楼层
    避免漏电主要看对IO的处理,尤其是在IO不使用时,将IO进行配置,防止出现IO状态高,但外面接下拉,这种情况会有漏电现象

    该用户从未签到

    发表于 2024-2-27 18:18 | 显示全部楼层
    不用的电路能关的尽量关, 上拉电阻类的加个电源开关MOS,不用时关掉. IO全默认低或者高阻.

    该用户从未签到

    发表于 2024-2-28 09:07 | 显示全部楼层
    这个不能全靠硬件来规避,必须要配软件来规避,就是所为的软硬一起来管控漏电现象,举一个很简单的例子,我们尝试用的笔记本电脑,你电机关机键了,是真的关机了吗?其实没有,关机久了,你会发现再去开机就没有电了,这就是所谓的休眠模式,也在运行。

    该用户从未签到

    发表于 2024-2-28 10:11 | 显示全部楼层
    有些情况可以通过硬件电路将信号转换为开关量,从而避免漏电流出现
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2024-4-25 02:16 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表