关于cycloneIII电路设计的问题，请大侠解答

[复制链接]

mm201

该用户从未签到

电梯直达

1^#

发表于 2012-8-29 16:52 | 只看该作者 |只看大图回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

上图是cycloneIII pin information中给出的说明，我想把PLL4_CLKOUT_p和PLL4_CLKOUT_n用作两个单端时钟，每一个单端时钟来驱动2路DAC，这样设计有没有问题？？（因为我担心如果只用PLL4_CLKOUT_p来驱动4路DAC的话，驱动能力是否足够？？）
请各位帮忙解答一下，谢谢

[HXF1O[KN3R_PVCEI$U~OS3.jpg (22.54 KB, 下载次数: 2)