本站微信 收藏本站 设为首页
 找回密码
 注册
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 封装设计和PCB设计中怎么核对原理图和设计的NETLIST
返回列表 发新帖
查看: 295|回复: 2
打印 上一主题 下一主题

封装设计和PCB设计中怎么核对原理图和设计的NETLIST

[复制链接]
冰睡着的水
  • TA的每日心情
    开心
    2024-9-24 15:34

    • 签到天数: 53 天

    [LV.5]常住居民I
    跳转到指定楼层
    1#
     楼主| 发表于 2024-8-12 13:47 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    封装设计和PCB设计中怎么核对原理图和layout设计的NETLIST?- ~8 y# @% A! w, L
    pv(物理验证)其中包括DRC和LVS，DRC就是软件中的报错，但LVS是用什么软件做的呢？能检查原理图中的netlist和layout中的netlist吗？
    1 q- w( Z/ y0 v% Q4 i
    本主题由 Heaven_1 于 2024-8-13 16:46 移动

    2b3cffc1-ede4-4327-9fba-d3833251b6ed.png (34.3 KB, 下载次数: 2)

    2b3cffc1-ede4-4327-9fba-d3833251b6ed.png

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    Getaway

    该用户从未签到
    2#
    发表于 2024-8-13 16:47 | 只看该作者
    DRC一般都是用检查

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    aarom
    头像被屏蔽
  • TA的每日心情
    开心
    2025-1-23 15:05

    • 签到天数: 17 天

    [LV.4]偶尔看看III
    3#
    发表于 2024-8-13 18:51 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-24 01:34 , Processed in 0.078125 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表