找回密码
 注册
查看: 407|回复: 9

dc/dc的fb线该粗还是该细?

[复制链接]

该用户从未签到

 楼主| 发表于 2024-8-30 12:00 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教一下大佬,dc/dc的fb线是该粗还是该细?粗会导致couple更多的noise,细可能会引入更大的电感,咋整呢?2 K- y: D% T! `) Q8 \

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 勤學獎勵!

查看全部评分

  • TA的每日心情

    2022-5-11 15:11
  • 签到天数: 162 天

    [LV.7]常住居民III

    发表于 2024-8-30 13:49 | 显示全部楼层
    把采样电阻靠近FB引脚放置

    评分

    参与人数 1威望 +5 收起 理由
    超級狗 + 5 粉好!

    查看全部评分

    该用户从未签到

    发表于 2024-8-30 21:30 | 显示全部楼层
    本帖最后由 超級狗 于 2024-9-1 14:04 编辑
    . S& ?8 }' L8 Y: V$ h! }1 {9 _& j5 w" p
    很多種講法,線粗容易耦合噪聲也是其中一種,基本上是不需要太粗,一般線寬 ˋ4mil ~ 8mil 即可。
    5 T( Y/ ]* S8 X6 e& X# s/ q3 \5 H( ?$ w: U6 h' o
    部分踢哀TI)的佈局指導Layout Guide)會提到下面幾點:
    2 p, |4 I9 b; _! u, X; E/ v( O: C' W$ u0 h( S1 \2 }# ~& F
    • 佈線長度儘量簡短。
    • 可以走 PCB 背面避開干擾源。
    • 走線兩側鋪地、打孔做屏蔽。5 q- w% Y0 _" w) l9 r3 j) [* m

    2 i- Y8 Q0 M# p, O4 \6 ?' _/ d附檔是羅姆半導體ROHM)的一篇技術文檔,第 7 節也有一些 Feedback 走線的建議,請參考!; \% d+ P" ]# O

    % N$ w" L# P. S5 |( Q
    9 f% Y" ?) J8 X2 u. e9 o
    : L7 a1 A0 A2 |9 l0 J9 Z% h1 s
    : A9 N! E+ y4 `0 S) K* U+ k8 T! U* q

    converter_pcb_layout_appli-e.pdf

    1.84 MB, 下载次数: 10, 下载积分: 威望 -5

    点评

    谢谢分享!: 0.0
    谢谢分享!: 0
    我通常用的是5mil  发表于 2024-8-31 15:49
    多谢多谢,我看看  详情 回复 发表于 2024-8-31 12:40

    该用户从未签到

     楼主| 发表于 2024-8-31 12:40 | 显示全部楼层
    超級狗 发表于 2024-8-30 21:30( w, b2 H0 {% U; y, g7 V& F
    很多種講法,線粗容易耦合噪聲也是其中一種,基本上是不需要太粗,一般線寬 ˋ4mil ~ 8mil 即可。* D4 L8 Q; Z$ z7 h. l. C
    / O+ N# L/ H& {' V+ k2 P0 e
    部分 ...

    3 q8 x3 c3 a" X; x2 r多谢多谢,我看看" T9 Z+ N8 a" O/ m+ ~4 h) f+ T

    点评

    爺死踢(ST)的文檔也有提到: The output voltage feedback signal should be picked exactly on the output capacitor and routed to VOUT pin (feedback signal) avoiding noisy nets. To minimise noise pick-u  详情 回复 发表于 2024-9-1 11:25

    该用户从未签到

    发表于 2024-9-1 11:30 | 显示全部楼层
    mening 发表于 2024-8-31 12:405 _/ z1 K& ?! u2 g7 v
    多谢多谢,我看看
    5 H4 t8 W; m' {
    爺死踢ST)的文檔也有提到:# u- m5 O+ I8 t' j
    The output voltage feedback signal should be picked exactly on the output capacitor and routed to VOUT pin (feedback signal) avoiding noisy nets. To minimise noise pick-up, its trace should be tiny, placed away from any switching trace, better if routed in a separate layer, shielded from switching lines by the ground plane as shown in Figure 3. Buck reference routing with critical paths where the track for the feedback signal is in the bottom layer (light blue trace).
    % G' L' `4 |$ r5 Q" k; k( N9 [$ \' W1 o$ N& G* j
    ) p# K- s- v5 u  x; `! V. F2 o
    Buck Reference Rounting with Critical Path.jpg

    an5431-the-stpmic1-pcb-layout-guidlines-stmicroelectronics.pdf

    2.95 MB, 下载次数: 5, 下载积分: 威望 -5

    点评

    年度最佳老师。  发表于 2024-9-3 08:44

    该用户从未签到

    发表于 2024-9-4 09:16 | 显示全部楼层
    抖动频率不高,电感并不是主要考虑因素,按细线走即可,注意分压电阻紧邻FB管脚放置以使线长最短,最小化天线效应。

    评分

    参与人数 1威望 +5 收起 理由
    超級狗 + 5 背後補刀獎勵!

    查看全部评分

    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2024-9-9 22:40 , Processed in 0.140625 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表