差分信号回流路径与跨分割讨论

Csec

有个问题问一下。如下所示的叠层的话，在L3层走差分线，如果L2层是GND，L4层是power层。1、它的回流路径是主要集中在L4层吗？叠层上距离更近一些，
% D1 C/ F  _) i0 R3 z2、也就是在设计上的时候。虽然L2层是GND平面，还是要考虑L4层是否跨分割的影响？
/ k) e: _9 _$ i0 X* L- ^' e
2 Q$ l2 r+ D, l5 b# s$ k% ]* C# }3、通过仿真分析，L2层与L4层都有回流路径显示，如图
+ W3 p- G6 u* }0 D+ z, C  S3 g


' Q( z) j# v; r( b! ^* A
3 e+ [) I, A2 w* F3 g

zc333

这种叠层。。。。。。。。。。。
, S! l( y; m5 ?2 i) X' d* B: C

zefengge12138

正确的叠层应该是L3和L4之间加芯板，加厚L3和L4之间的厚度，L2和L3之间减薄

碧落陨上

你这个6层板的叠层也是没谁了，应该要加厚3，4层间距

Csec

zefengge12138 发表于 2024-9-3 11:51
正确的叠层应该是L3和L4之间加芯板，加厚L3和L4之间的厚度，L2和L3之间减薄

这样就会是假8层的层叠结构，生产生本就会增加的喔

Csec

碧落陨上 发表于 2024-9-3 14:01
你这个6层板的叠层也是没谁了，应该要加厚3，4层间距

: w9 ~* @4 |( C1 G( R+ g对于6层板，3 4层是pp片，最后也就是3片7628的厚度，0.6mm左右，这样的话2 3层之间还是比较厚，0.2mm，L3层走线就不好处理了
1 d) S/ O& h/ n9 T& d1 C

w_w

需要考虑L4的跨分割，从仿真的结果去看，也知道部分回流是从电源层的，从算阻抗的角度去看，也是上下面都会参考。
0 ~% G5 i# m4 ?: @0 O( O' @所以要同时考虑上下参考层的跨分割。
5 X: o0 j: e* e2 v% j) B0 v: D一般这种6层板层叠，第4层建议改成GND，power可以放到L5（如果底层器件少）。做出一个夹地层L3。重要信号放到这层走线。

mggimg

可以改板厚吗，1.6改成1.2就可以解决，三跟四中间可以用三张PP叠起来

Csec

mggimg 发表于 2024-9-5 08:59
, q6 G# E: o2 q+ [可以改板厚吗，1.6改成1.2就可以解决，三跟四中间可以用三张PP叠起来

是的，这也是一种方案，可以协商

wen11902

请问您这个是哪个仿真软件？sigrity吗？

Csec

wen11902 发表于 2024-9-6 09:45
' J3 w. S6 B2 V! K3 `( d. B; @请问您这个是哪个仿真软件？sigrity吗？

是的，sigrity软件