Cadence PCB绘制中，测试点如何设置?

Harley123

Harley123 发表于 2024-10-24 17:35
谢谢您的回复！这样添加之后，Soldermark_Top层可以显示测试点了。
另外，您说的防止其它Via的防焊层设 ...

@aarom
) }* k: w, D- U# \( i$ [谢谢您的回复！
( d: ]6 a7 m) X% p; Y- u; [哈哈，相对于我来说，您已经很厉害了，您一直在帮我解答疑惑，谢谢！

Harley123

Shieh 发表于 2024-10-24 17:40
出光绘的这些层是根据你自己的需求和封装增减的，别照搬别人的

6 |$ ?2 j& R: j( T是的，您这个建议是对的，主要前期自己不太懂，所以，都是按照别人的模板一点一点摸索，摸索也是会出现一些问题。谢谢！