DDR芯片的GND管脚是否必须通孔接地

xinzh

DDR芯片在TOP层，L2层是完整的参考地平面，如果将GND管脚打1-2的盲孔接地，这样可行吗？

huo_xing

guhcun 发表于 2024-11-29 09:36
$ W% [$ L5 D0 e! V9 h2 v这个是比较特殊的试验板，整板元件不能有插件，除了GND过孔可以是通孔，其他过孔必须盲埋孔，而且主芯片 ...

, L/ P" _. |8 C- Y) p0 q' Q什么叫特殊试验板，估计是你们还没有你们的客户懂的多。交流了这么久，大概信息：1. 你们可能是pcb外包公司，客户可能是大学/国企性质研究院。
2. 22层板只是为了搞定ddr布线，并且ddr所有布线参考gnd。（以前接触到的研究院性质的客户都是按书本上东西来）

3. DDR和CPU不在同层，那么你们客户说gnd用通孔，信号用HDI孔就是对的。

4. 用了HDI孔后stub只在埋孔L2-L21部分有影响。表层的盲孔没有了。高速信号的stub影响不能忽略。厚板卡的过孔stub可以友情提醒客户。
5.  gnd必须通孔是考虑信号返回路径：假设内部走线在L5，L1走线参考L2，L5参考L4/L6，L22走线参考L21。如果L1和L22的gnd孔用HDI，L2,L5/L6,L21这三个平面在ddr区域是完全隔离的。需要通过其他地方的通孔gnd连接，这样和信号跨平面没区别了。
& m+ G% ?  o2 d) \7 d0 |8 Z6. 客户在高速信号方面知识比你们强。最好是听他们的，并且这种客户一般比较强势。
5 t# K. {/ N& I2 \( \. p9 ?6 Q

huo_xing

guhcun 发表于 2024-11-28 19:56
" H, P" K: ^* O' ILPDDR5的实验板，中间层GND平面比较多，DDR走线用了6层，要求每层走DDR线都参考GND平面，因为成本不考虑 ...

1. 你这个回复是矛盾的啊。想要信号质量，那么对厚板卡必须要考虑stub。
2 q& ~& c* f$ `6 u' k1 D- ?2. 就你这个描述看，感觉22层只是为了ddr线。并且还有成本考虑，那你们该评估下具体方案是否合适，一般来说，LPDDR哪里用得到22层。
2 `, C9 c5 v- g' _3 |; T3. 从信号完整性来看，高速信号的stub有时候比参考层是电源还严重。
& x6 X; V/ `5 C: e4. 同样，你GND用的是HDI孔。那么L20层布的完整返回路径是什么：L1参考L2。L21参考L20或者L19.但是L19/L20和L2是不通的，需要从其他地方的通孔gnd绕。并且这个通孔gnd还不在ddr区域。这个问题是不是类似信号跨平面分割了。从这个角度看，你还不如参考ddr的电源平面来的好。

xinzh

huo_xing 发表于 2024-11-28 14:36
22层板，那板厚要到2.5mm~3mm了。DDR多少速率，太高速要考虑过孔stub。如果不在乎成本，考虑背钻工艺

LPDDR5的实验板，中间层GND平面比较多，DDR走线用了6层，要求每层走DDR线都参考GND平面，因为成本不考虑过孔stub，但是不确定DDR的GND管脚如果只打盲孔接地会不会影响信号质量。之前没有考虑这个问题，DDR所有的GND管脚只打盲孔接地，而且线也已经绕好等长，现在才想起里要打通孔，打通孔以后内层的信号线都要重新调整，这样很麻烦。

黄昏晓

盲孔，通孔都可以

wen11902

可以，我都看过双层板的DDR2

huo_xing

3 r8 m, T& ^0 a: J3 H
信号返回总是找阻抗最小的路径。既然L2是GND，把data布线在L1和L3，那么自然是最小阻抗路径。下面有再多地平面意义也不大了。
: Z; H$ g2 c: _4 X# h) j, T. a9 u从pcb上看，用了hdi工艺，当然是为了节省布线空间。过孔还用通孔就没意义了

xinzh

huo_xing 发表于 2024-11-28 10:58
4 z" d3 h  M1 @( `% h- l8 m信号返回总是找阻抗最小的路径。既然L2是GND，把data布线在L1和L3，那么自然是最小阻抗路径。下面有再多地 ...

这个板子是2阶22层的盲埋孔设计，其中L3,5,7,16,18.20是信号层，DDR的GND管脚是否必须打通孔接地？

huo_xing

guhcun 发表于 2024-11-28 11:27
这个板子是2阶22层的盲埋孔设计，其中L3,5,7,16,18.20是信号层，DDR的GND管脚是否必须打通孔接地？

: @5 K. V  |7 A+ w22层板，那板厚要到2.5mm~3mm了。DDR多少速率，太高速要考虑过孔stub。如果不在乎成本，考虑背钻工艺
9 {) w2 [4 U* `6 g$ S& T. h  X1 `% Z5 M

qawsedfffrr

huo_xing 发表于 2024-11-28 14:36
5 \  _$ K! T. F7 V; c; h22层板，那板厚要到2.5mm~3mm了。DDR多少速率，太高速要考虑过孔stub。如果不在乎成本，考虑背钻工艺

* m8 |; s7 [1 J* }+ G背钻我觉得就不太合适了，DDR PIN脚这么密背钻会导致钻孔间距不够，而且背钻用连接器通孔比较好，而且你这都22层2阶盲埋孔了还在乎那点工艺费用吗？那当然盲埋孔不用考虑了

qawsedfffrr

如果布线充裕还是建议打通孔

huo_xing

qawsedfffrr 发表于 2024-11-28 15:15
背钻我觉得就不太合适了，DDR PIN脚这么密背钻会导致钻孔间距不够，而且背钻用连接器通孔比较好，而且你 ...

什么叫布线区域太密啊。正常板卡ddr布线过孔0.2/0.4mm，要背钻的话用0.35mm的钻头足够了，这个尺寸都没超过过孔外环。
8 z: r' `& N7 b) A这里说考虑背钻工艺主要是针对stub来说。都用22层板和hdi工艺了，那大概率不怎么考虑成本。
* i" q  P. d  i8 K1 b& V! r背钻不是用连接器的，严格来说是压接器件。连接要焊接的，你孔内壁都搞没了，还怎么上锡。
) [6 K1 K; ^3 G  C! k

huo_xing

qawsedfffrr 发表于 2024-11-28 15:19
: k: Q2 x/ R& z3 k9 J如果布线充裕还是建议打通孔

. P9 w7 E3 S$ {! {' x/ M" X) m不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件，必须用HDI。

0 R8 `; F6 v: _' I

athena_lu

因地置宜吧。
密的地方盲孔，稀的地方通孔。

qawsedfffrr

huo_xing 发表于 2024-11-28 15:48
不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件，必须用HDI。

+ }$ }, R2 b. Z* h) Z! z我指的是DDR底下放GND通孔
6 X* D5 |2 n* O5 b* Q! f# x( }8 c6 |

xinzh

( \4 h0 f/ _* t" K- g' j
, o9 l# C# C8 T1111111111111111

xinzh

huo_xing 发表于 2024-11-28 15:48
$ ?2 h! `' Z0 o5 b5 i8 H  x不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件，必须用HDI。

4 P4 f, n3 P6 i# C