不同电源系统单板相连电流倒灌

狂羁青马

一个产品中，两块子卡的CPU  3.3VIO相连(i2c,urat,其它一些相连)，由于IO是不同的电源系统，两个板子上电时间不同，会发生电流倒灌，怎么办
2 R3 G% P1 C7 n7 A- M9 r  I4 A一块板子先上电了，另一块板子还没上电，io倒灌电流，使IO的电源变成了1.23V

超級狗

沒人想聽副畜長的故事嗎？

超級狗

& C# O$ D# l7 p1 O$ s+ h! U3 u

狂羁青马 发表于 2025-1-11 14:55
, n! q" e2 ?1 u+ l2 n1 |6 D不是我控的，一个机箱中有多个子卡，有FPGA子卡，mcu子卡，cpu子卡等很多，大家都是统一由底板+5V供电， ...

不知道这种内部多个模块的机箱，一般都怎么设计这种电源系统。

各板卡之間，若互相不知道彼此電源的狀況，最好就用 Bus Switch、或有 Power Isolation 功能的電平轉換芯片（Level Translator）、緩衝芯片（Buffer）、邏輯閘（Logic Gtae）...等芯片，將彼此間連接的 I/O 隔開。

+ C  f$ x+ _& G% K, J當然上面許多高人說，他們從來不隔也沒事。你若信也行，就讓它們漏吧！哪天有問題再說。前提是公司或老闆，不會將你阿嚕巴到死。

從樓主的敘述來看，系統似乎挺複雜的，應該不是那種十幾塊錢的玩具。電路要設計成什麼樣的穩定度，一直是攻城獅的一個抉擇。以前論壇上也有人講過，那是攻城獅心中的一把尺。
/ D+ W$ K; q$ z7 c6 X2 r
做的若是玩具，便宜、能動就好，沒人會怪你。做的若是與生命或安全攸關的東西，最好秉持良心，當心會有報應的！
( b6 }$ K1 N0 h2 O# f3 G7 X

超級狗

76553706 发表于 2025-1-3 15:44
" W. x. }" |& w74LVT245, 就可以搞定

9 l0 D  S8 R# ?! W8 l& h8 o) J6 {這位兄弟應該深受其害過！

這個議題以前提過，你在邏輯閘的規格書中，有看到 I_off 或 Power Isolation 字眼的，就表示這哀西（IC）在沒電的狀態下，I/O 腳位是高阻抗（Hi-Z）。

踢哀（TI）稱為 I_off，嗯插屁（NXP）和其它供應商稱為 Power Isolation，或有其它稱呼者，族繁不及備載！
$ V) A1 L4 T7 F( d
) }; ^% j0 u+ u  G7 }* E# VLVC 系列邏輯閘、部分電平轉換（Level Translator）例如踢哀（TI）TXU / TXS 系列、嗯插屁（NXP）NXU / NXS 系列都有支援，但 9306 系列電平轉換（Level Translator）就不支援，大家使用時要小心就是。
$ w" R. r5 G0 C( N: S3 c$ N
74LVT245
I_off Supports Live Insertion, Partial-Power-DownMode and Back Drive protection
: E* N' H" ?" Z& i/ c" J

huo_xing

是否影响使用。如果必须要解决，加电平转换或隔离

76553706

74LVT245, 就可以搞定

超級狗

踢哀（TI）Bus Switch Selection Guide
) w/ G& \/ X) n1 N
0 X( @" I8 a4 \" q5 t1 @

LiuTao166462139

学习了！感谢分享

狂羁青马

huo_xing 发表于 2025-1-3 15:40
, m9 l' @2 O8 ^是否影响使用。如果必须要解决，加电平转换或隔离

8 n; z/ T! g1 Z6 Q目前看没有啥影响，产品正常工作，但CPU都是有上电时序的，猜测虽然电压拉高了，但灌电流很小，难道不会对CPU产生影响。感觉这是常见问题啊，产品中板跟板的级联，IO电源分属不同电源系统，总会有这样的问题
# o4 N( ?$ k1 B7 }0 t5 r: I2 \6 ?

. l& }) C- F/ E- n: {# J+ K

狂羁青马

aarom 发表于 2025-1-5 03:39
在各板"輸出電源"串一個順向二極體(Schottky diode), 再接在一起.

一般不这样设计吧。一个产品中两块独立的板卡，都有独立的电源系统，板卡只会+5V或+12V供电，级联通信总会遇到这种情况

huo_xing

狂羁青马 发表于 2025-1-6 10:46
5 e! u8 B1 n( D: E目前看没有啥影响，产品正常工作，但CPU都是有上电时序的，猜测虽然电压拉高了，但灌电流很小，难道不会 ...

' r5 _& W; f5 W* Z% U1 n没影响可以忽略。cpu上电时序只针对特定引脚，不是所有。
8 h: f* e$ u$ i! N8 d& d不同板卡之间的电源系统压差很正常，要不手册中怎么有工作电压范围问题。
思考下极端情况：同一个板卡上同一电压等级都会有不一致的问题啊。比如pcb布线压差，电子元器件误差。这些问题怎么不提？
1 E( c: {0 h3 J9 B0 R+ X3 E

狂羁青马

huo_xing 发表于 2025-1-6 10:54
* ]) O1 e$ I" v3 j没影响可以忽略。cpu上电时序只针对特定引脚，不是所有。
不同板卡之间的电源系统压差很正常，要不手册 ...

. |; I, O6 _# S. p1 {3 l$ r感谢回复，但你这个回复跟我表达的不是一码事呢

超級狗

9 P; X, R2 I# W9 c  p# i# _  _

狂羁青马 发表于 2025-1-6 10:54
一般不这样设计吧。一个产品中两块独立的板卡，都有独立的电源系统，板卡只会+5V或+12V供电，级联通信总 ...

• 後上電板子的電源，由先上電的板子控制，才有可能用軟件時序避開。
• 在該板子未供電前，先上電板子給過去的 I/O 要先保持高阻抗（Hi-Z），或者說先設成輸入（Input） 。
• I/O 漏電（I/O Leakage）問題一定要擋，現在看似正常、不代表以後都會正常。
• 信不信由你們，言盡於此。我懶得再寫去罰站的故事了！
  ! @1 k8 N1 W' q

2 v! _) z$ k' f, \2 k9 q

* H, ?! Q8 l* P7 T* s

& z+ F6 ^! A2 J" F- h

2 }! R" O: z2 n; C6 ^1 P1 _1 t6 l

huo_xing

超級狗 发表于 2025-1-6 13:39
這位兄弟應該深受其害過！
2 O# P3 h4 h: _" v7 x) W6 Q
這個議題以前提過，你在邏輯閘的規格書中，有看到 I 或 Power Isolation 字 ...

5 ]& u$ D  X2 F设计上应该还是重点关注cpu侧的需求。一般只有特定的几个引脚对上电状态是有要求的，普通IO是无所谓的。
) ?& y1 w$ o1 }2 v4 n如果把所有io都要考虑，老板该来找你谈心了
3 D# |4 ]! S8 X7 \. f' |

超級狗

, Z1 P0 X/ I) p+ J, j( C+ R7 h
+ P5 a/ q3 c7 V/ i# x' A吾人雖為邪教教徒，但教的都是正統武學。
& e: ~, ~. w/ C1 p- X0 a
若嫌費事、串個電阻去擋也行。前爛公司的副處長，還沒升上去之前，就用了 1K 電阻解決。
4 {' p) A8 L- l
% v9 D7 G( \/ N# w! w  R但在他得意之餘，到了下個計劃就不會動了！

4 h$ e& a, S. `$ c- T! F' H0 m' X

狂羁青马

超級狗 发表于 2025-1-6 13:19

後上電板子的電源，由先上電的板子控制，才有可能用軟件時序避開。

在該板子未供電前，先上電板 ...

' C2 x# b) ^6 e7 R1 G5 \核心板+外围设备的底板组合硬件架构方式也能遇到这种问题，但我看开发板好像都没什么措施
& I+ P7 S' C2 V6 s