cadence原理图DRC检查

狂羁青马

如图，器件的gnd管脚连到了一起，但是丢了接地符，导致管脚没链接到GND,软件DRC能检查出来吗
2 @* I7 [. Y0 \. I/ J

huo_xing

不能，看你这个命名应该不是power属性。cadence中power属性的相同网络名才默认连一起

wen11902

这种您直接试一下不就知道了。drc不能检查出来（软件会把他们三个当成同一个网络，但网络名不是GND），软件没办法判断器件的GND引脚是否接GND网络

超級狗

huo_xing 发表于 2025-6-14 20:44
不能，看你这个命名应该不是power属性。cadence中power属性的相同网络名才默认连一起

3 g7 Z7 k  |1 I) w" O2 e你讓狗弟想到在鎮輔司挑糞時發生的蠢事。
0 L2 `* ^! b! Y$ w5 c6 b0 h
有人將哀西（IC）管腳屬性設為 Power，但名字分別取為 GND、DGND 和 AGND，最後還是沒接在一起！

8 x8 @3 j5 E' m( C* o7 `" R/ K! |& j

狂羁青马

huo_xing 发表于 2025-6-14 20:44
不能，看你这个命名应该不是power属性。cadence中power属性的相同网络名才默认连一起

- X+ J" i6 k( h& h6 Z+ D) q$ N设置Power属性也不行呢，软件没法检查电源对外有没有连接

超級狗

狗弟有一個疑問！

哥都只靠 DRC 幫您檢查，不一條一條線確認嗎？
; E0 P" i9 T/ j6 k$ o7 _3 K1 A
其實這行為有點像寫軟件時，只靠編譯器（Compiler）檢查語法錯誤，而不檢查邏輯錯誤。

, @2 J% ]  D8 I+ v* R

huo_xing

超級狗 发表于 2025-6-16 09:37
你讓狗弟想到在鎮輔司挑糞時發生的蠢事。

有人將哀西（IC）管腳屬性設為 Power，但名字分別取為 GND、 ...

cadence的规则是只有power属性的引脚才能把名称定义一样，同样的名称就是一个网络名，就算不给net也是连一起的。
其他属性的pin不能重名，要不drc不过。
# v" I! z2 V1 U. ?看他的命名是gnd1,2，3.就算给了power属性也是三个网络
! x% [0 S0 d/ e; P# T8 [3 b7 R

huo_xing

狂羁青马 发表于 2025-6-16 11:17
设置Power属性也不行呢，软件没法检查电源对外有没有连接

. z* l3 C9 c" g5 u& Z0 ~) n6 s除了power属性还有引脚名称一样。看你的命名是gnd1,2，3.就算给了power属性也是三个网络

狂羁青马

huo_xing 发表于 2025-6-16 13:28
除了power属性还有引脚名称一样。看你的命名是gnd1,2，3.就算给了power属性也是三个网络

6 [! k3 m1 }* I6 w+ {( _我gnd命名一样，丢了GND符合可以检查出来吗
DRC检查使用single net和off page，还有什么好用的吗
3 H. A; O" S$ L! q. P# Q# d( t

huo_xing

狂羁青马 发表于 2025-6-16 20:04
  P+ L( O2 P: l& U我gnd命名一样，丢了GND符合可以检查出来吗
! D' ?0 H% i  Q; }& Y9 A9 TDRC检查使用single net和off page，还有什么好用的吗

可以，但是劝你不要这么搞。

举个简单例子，芯片上的nc引脚你设置成power属性并命名nc。如果板卡上有一个以上的相同芯片，那么出来的网表里面就会有一个nc的网络，对应的pin就是所有芯片的nc引脚。
, q  s! ]$ R' M% ]
这种情况再高级的信号采集板块上很常见。高级的AD/DA芯片都是要求每一路独立处理，每个芯片的AGND都单独和板卡DGND隔离处理的。如果芯片的agnd使用你说的这种办法，pcb上就是连一起的。
  o; \0 v, V9 L" ~4 h
1 A+ Y) F9 f- Y
( {' V, S5 ]. V$ j5 j1 f1 j  k