|
|
本帖最后由 超級狗 于 2025-6-20 10:08 编辑
/ y0 \- \# |0 @) Y! s/ P( \& j* N4 p0 ^
DDR4 Deskew
6 k0 X$ A$ \1 j) U: c# ^" _+ C3 KRead deskew training
7 d6 M6 ?4 A0 j" B8 |The read DQ deskew training compensates for the delay differences, primarily caused by board routing and SDRAM DQ output skew, among the DQ lanes during reads. The read deskew must not be skipped in silicon, even on systems without much skew between lanes.
; E3 }9 M1 o) y- Y. a# D
" B$ l* T( ~2 k. ^/ g$ B5 [9 J9 QDDR4 有 Deskew 功能，但即便有 Deskew 也不代表走線可以不用顧慮等長（Length Matching），補償（Compensation）能力還是有極限的。, [) H: Z) M* w8 L7 k5 Y+ |
/ u+ v1 y2 k" b) e, W& ~ S& Q. l2 t
另一個考量是芯片電路設計、芯片封裝、畫板走線、連接器、溫度...等諸多因素，都會影響不同 bit 間的延遲（Delay），你不能一個人就把所有的裕度（Tolerance）用完，留一點給別人呀～
4 {5 n' w# K& {4 v
5 n Z1 h# k' Y7 Y
9 j0 @2 b# J5 D$ k: k' w
7 y' j$ z3 S. y0 e簡單來說，DDR4 走線不等長（Length Matching）不一定會出事，但你每次都毫無根據的惡搞就等著出事。
) [8 z9 }& I" p0 Y2 r) |/ l$ J7 t! y* @4 b$ f; G
 |
|
/1 
楼主
收藏
淘帖
支持！
反对！
发表于 2025-6-19 19:52
6 K: w* k a0 s
发表于 2025-6-19 16:17
