时钟缓冲器layout走线是否要等长问题请教

五个国王

Dc2024101522a 发表于 2025-6-25 15:29
大家是不是不在一个频道上？评论中的时钟究竟是芯片XTAL时钟，还是rmii中的CLK时钟信号？楼主说连的是mii， ...

3 ]1 R- ~  k5 ?, k5 E  u; B时钟不用等长吗？我让对接的同事难做了

超級狗

五个国王 发表于 2025-6-26 16:27
, p, S0 G( I# Z4 P8 i0 `谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

主要是如大家講的，各個時鐘間有沒有同步的需要，沒有同步需求就不需要等長（Length Matching）。

. Q4 l* ?# ^) `4 O) p- i  a再則部分人所言，25MHz 也不是很快的時鐘，等長（Length Matching）的限制會比 DDR 或 PCIe 這些總線寬裕很多。

myiccdream

: V4 m0 e2 k- d- \% D/ g

五个国王 发表于 2025-6-26 16:27
谢谢狗哥，和我对接的工程师还是做了等长，难为他了，。狗哥意见也是不等长也行是吧，还是100mil以内都 ...

你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
/ ~( a! k7 D) A5 P而且对于一个做硬件的来说，如果没有把握的事，就要按照最严格的要求去做，我们不是软件，可以天天debug，
$ B" `& U4 f1 e4 t硬件改一次版 那可是老板的嫌弃 和money的支出
; W! O$ m% Y7 D! E7 z
* J4 E1 A" [! H  [
' [" @/ C# ?( D. a4 j) T5 x+ WRMII 的要求看这个地方，
9 F, a$ \5 {1 I' F& k: d  n7 Rhttps://www.intel.cn/content/www ... phy-interfaces.html

( {% b. l4 V/ |/ ?5 Y) ]7 ]3 M
( B# B* p% e0 T$ h0 y

五个国王

myiccdream 发表于 2025-6-26 16:52
你是MII ，可以不做，但是对于layout来说，算不上什么为难，等长没那么麻烦，分分钟的事情。
( f. y* ^% O. a6 G5 B$ m; J( A8 n' w而且对于一 ...

好的，谢谢，感觉还是需要学习的东西太多了，这个分享很赞！以后多去上面学习相关标准和规范，严格要求自己
7 b# m; B' b" T

Dc2024101522a

五个国王 发表于 2025-6-26 16:28
9 f4 V7 x) B5 X+ `* Q, @时钟不用等长吗？我让对接的同事难做了

. Q! `) i1 ^1 U7 d1 X* i! ^3 ?不是啊，有时序要求才需要做等长，而Xtal是芯片总时钟，这个时钟没有必要等长，在一些大型设备中，如果没有时钟同步的需求，经常是一个芯片配一个晶体，哪怕有时钟同步的需求，也不需要强制等长。而像MII、RMII这种做等长是指做组内等长，也就是时钟和信号线等长控制一定长度，以确保建立保持时间满足要求。
$ y& Z& l* t) k8 c5 H. d* v

. s0 w8 g+ U/ @( G* r. F( J( b6 Y你需要搞清楚芯片的Xtal时钟和信号clock时钟之间的区别。
& Q3 `5 L& \6 A* H" F0 P1 N+ w