|
|
2012年IPC第一届PCB设计大赛（中国区）作品点评。只代表个人意见。& |" u3 a6 r }4 y5 C$ m
7 c8 m" h- w% D先来看下冠军的作品0 P* j) D3 b2 O' I- s2 t9 R
1.光绘设置好，看图自然就方便多了，我们选ART03(黄色)看地址的走线，拓朴结构走得蛮顺，上面DDR颗粒之间绕线很少，且误差都在+/-30MIL内。还有一组DDR3数据线(红色)能做到同组同层，看此层线间距很均匀等长也很美观。空的地方都铺上了地铜与POWR04的电源耦合非常合理。& B8 d+ _$ ?& ]: o( P: g: }
% }/ i+ a; ]# l' v2 H3 P1 K, c- m, H6 K" w$ {; h
2.再来选ART06看下走线。一部分是地址线(黄色)，另一部分（紫色）是DDR3的两组数据线也是做到了同组同层，所有走线没有跨分割(平面层都是整个平面)，地址线分两层走比较合适，做到线间距均匀合理，蛇形线也很美观，此层空的地方也有铺上GND，这样能考虑到板子的信号质量和板子的平衡防翘曲。
& K4 B& U, R7 G# u3 s- L: \* S
7 B2 e; E" d5 b" Y- ~) C" z) o/ P' K
9 I3 }7 O# F/ [3.选TOP加上丝印来看，TC3216钽电容能均匀整齐的摆放到板子上，且每个焊盘都有两个VIA。此层空余处也有铺GND并打上了地孔。
* Y! V {- Y. w/ E& s2 S
9 h r+ M# R$ A+ h4 `4 L0 s- H! O/ d) P1 e( P, I
4.选BOTTOM加上丝印来看。地址线的上拉(黄色)电阻长度很短，有一组DDR3数据(红色)也是同组同层走，还有一根REF线左右穿插稍微有点绕。
S5 u/ v7 z3 z) a
: f( _8 ?+ V: f1 m/ W) g2 m
+ e6 C9 M2 f& n1 l7 J5.所有DDR3的数据线误差都是+/-10MIL，在这么有限的时间内等长、文字、设置光绘都能做得如此的到位是非常的不容易!
$ D) ^' j. c' \3 }( I
6 H, n! A( U# `% `% E% e
! V# @% |4 ]2 J( x; ?5 L* |/ Y q- s6.我们整体看下电源，DDR1.5V的电源供电在CPU下面有点过远，这是美中不足，布局时考虑不够全面。
; c2 W& |) ^" y2 F$ z: D
z t* O8 x9 N
/ H2 r F3 X" h- w, m
下面来看下亚军的作品6 D5 M! o/ v' q" Q4 _& T
1.光绘没设置好，我们只能选ART03加开板框来看了。地址线(黄色)看起来右边的空间很充足，感觉线之间有点紧凑，DDR3颗粒间的蛇形线有两处重叠,估计时间来不及了，红色线和紫色的两组DDR3数据线走得非常好，同组同层没有跨分割(平面都是整块)线间距也很均匀。空的地方没有铺铜，估计时间不足。1 t) v; [& z$ m
! t4 Y6 W) ` r+ h0 x# |
$ r: A3 |; }1 Q1 U+ U2.选ART06加开板框来看。此层的地址和数据线都做到同组同层,地址和数据也是平均分配到两个内层,此层看起来感觉非常美观。 d+ B' l+ C- r( G5 a7 u5 V& h
1 Z' U4 X6 d2 p2 ]0 A& a6 r
$ U! f% H, @! q% r
3.我们开所有走线层和丝印层来看。TC3216的钽电容都有均匀的布局,VTT上拉供电路径很短,电源部分都有先过电容输入,过电容输出,DDR3/1.5V电源供电也很近,电源控制部分也很短.CPU在右边DDR3的出线也很好接线,这是一个非常完美的布局。REF走线只有12MIL要是再加粗点更好。9 Q9 _# f& }5 S/ J; S& H
3 k% I; Y$ W# M$ Z+ h; m6 P; h" c2 a
下面再来看下季军的作品
* t) d" {; _9 S s1.我们开L3层来看。地址线(黄色)走线很靠板边，红色和紫色DDR3的三组数据线走得有长有短，明显是空间太紧张。现在接通已经是很不错了，等长应该是没有空间做了。季军此布局欠考虑，是影响布线的关键。
7 Z/ A0 _0 b9 P2 |# _
& ^$ w5 V1 O: w. N% `+ J
9 |7 j7 X% I! C) v6 T
2.我们接着看L6层。黄色地址线右边有希希的几根,DDR3颗粒之间的线太密了，线没有合理的分层，紫色DDR3数据线只有DQS差分在TOP层走很长才在此层换,相对来说这组线走得比较好。' ?% _* O. S+ e, ?' }7 t
( a! j: G7 t8 s. l* _, M# p' @" G) J( e. n2 @
3.我们接着看BOTTOM层。地址线(黄色)在背面这么多小滤波电容的情况下真是太难走了,最左边RST/OTD两根地址线已经不是走菊花链,已违背DDR3的设计要求。; T N2 B, Q. a3 h1 o
4 M J7 y4 J. n- \7 {
" `6 c9 o" X5 W/ t4 _: @
4.我们接着看TOP层。有一根黄色CSN0在其它层没法接，就在此层绕来接通。红色的DDR3数据线也是参差不齐的换层。还有TC3216钽电容摆在CPU上部没有多大意义。; O, i/ ?0 u: t
) f& {' {7 p' Y! b
8 ?$ l; N# B0 j% O: t5.再来看电源部分。12V电源输入到MOS管处只有12MIL线宽，输出也是一样过细。1.5V经过电感到电容再给DDR3供电太远了。与亚军的相比布局正好是倒过来了。
0 q: I2 Q6 H5 r: l( f
9 R8 {$ r( [( |7 ?9 T9 F往下看VTT部分的供电吧!. |9 I; l/ g. ?# a2 a- Y
U7输入1.5V转出VTT，没有经过两个TC3528钽电容滤波进来,这里是设计上的失误。
9 w2 ?& i# \+ X! H# K& K6 w
- I& ^! W; K; E. x% w9 P3 K再来看DDR3REF。' }. F$ S' b3 D7 P/ o
REF电流小于100MA，没必要用一个平面层分割来处理,这样走在L6与BOTTOM层的线就会跨分割，信号完整性的考虑欠佳，估计以前设计DDR3太少了。
/ c) b4 t7 T/ d8 g8 }7 ]* T' r6 T7 e
# _; k) V/ d m8 ]+ n5 [ |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2012-12-18 17:53
发表于 2012-12-18 18:02
