|
|
今晚膜拜了一下各位大大们的作品，在一天之内完成板子的确很牛，我等晚辈佩服之极，不过大赛完了，尘埃落定之后，晚辈在研习各位大大的板子时发现了一些问题，大致列举如下，先声明，晚辈只是看到板子就联想到了自己平时常犯的一些错误，对各位大大膜拜的同时也把一些问题写了写来，跟大家交流一下，同时也确认一下自己的那些认识是不是全部都是正确的，晚辈绝对不敢对各位大大不敬，认识不到位的地方还请大家多多批评我，那样我才能更好的进步。。。
% r$ U& l* Z$ L一、罗老大的板子2 ~" u$ T- T$ @. u
1.16版本的allegro有模块复用功能，每个DDR颗粒都可以做的一模一样，在DDR颗粒间串联的地址线我们让它尽量保持一致，控到1mil内，我们只在BGA和与BGA相连的第一个DDR颗粒之间绕线好一点呢？
5 w$ R# J1 u* E! L5 D* y& M) s2.0402的电容不铺铜，用一根12mil的线接是不是会更好一点呢？
- I8 C& v9 g& b C: A/ h4 c3.PCb板上有多个地平面时，是否在打孔换层处加地孔好一点呢？: U: K, [- g8 g9 G( I: g% O- j( D
4.差分对内那样做两根差分线已经不耦合了吧？$ C- }( u& v! [/ | j& v- |
5.在实际设计过程中，PCB板上的八角电容，除了放到BGA里面的，为了保证焊接质量，剩下的还改成正常形式的封装是否会更好些呢？
( _- c# D9 c/ S% f6.PCB板上的同名网络开关没打开，个人觉得那个还是有必要的吧？孔打到同网络的pin上去了都不报错6 ?/ ^5 ]7 w2 |4 M
7.还有pindelay开关，抛开这个板子，我们通常再设计时，为了保险起见，不管有没有pindelay提前打开它比较好一点吧？万一有pindelay将来等长岂不是白做？# I3 L) m. o- u9 J+ l2 ^
8.罗老大大约在-510.000 3255.000处也就是DM2_DDR0_A13的那根线的拐角只有3.415mil，个人觉得拐角的长度是不是有点小啊？快成直角了
0 J9 E9 [( B( T& J l9.c82、c84、c85也就是DDR附近的那几个大电容的地和PCB表层铺的地铜直接相连了，我觉得那样会不会把板外的干扰引出板内的地平面呢？
) X; w3 }; @) z) C5 B5 I10.我觉得整板在板边做一圈不闭合的“法拉第电笼”是不是更好呢？
4 o6 E8 {( H2 V% M11.罗老大的速度好快啊，不光丝印已经调好了，连光绘设置都弄好了，不过有点小瑕疵就是U6、U7的一脚标示上到别的器件上去了
: V7 b; Y0 A" ?7 ~* ^12.罗老大的坐标原点好像不在PCB板边的四个角落上，做标注时只能做绝对的了吧？相对的不太好做诶
9 q; s8 x; N6 ~7 m: Z
u, i8 U# b( l' O" n2 ?# a. `
9 S$ i& n0 t- e* H二、李工的板子
N) W4 ~+ W3 D: @1.DM2_DDR0_D7、DM2_DDR0_DQM0表层BGA处的线是一段一段的，是用推挤走线造成的吗？个人觉得修一下比较好吧？: s( O U2 e8 p5 q- L! U
2.李工的走线、等长都做的很漂亮，可是个人觉得表层和内层的速率是不一样的，在表层绕线太多是不是不太好呢？
3 k- Y/ d+ C: D0 ^$ c3.个人觉得李工的BGA那里的特殊区域做的有点大了吧？正常线宽是5.5，特殊区域里面是3.5，从BGA里出特殊区域时线宽会发生变化，为了保证阻抗连续，我们是不是也应该尽量保证线宽一致呢？) I4 [8 L% K7 I9 D a% H) e% e9 Y
4.李工的板子上470.00 1180.00处的那个GND via，铜皮只包住了一半+ ?6 b: k: }1 X C: u
5.李工的板子没做package keepin ,而且李工的route keepin的airgap是20mil，冠军的罗老大的airgap是30mil，同一个公司咋会有两种规范呢？' z+ U4 Y! H" b
6.李工的BGA中电源地有好多共孔的，就目前的BGA看我觉得没有必要共孔了吧？
2 H+ p. T& w/ H' R8 ^, T5 N7.U2中的R1、R2连接的是clk差分对，底层我觉得尽量走成差分形式比较好吧？" c! U" C l% _# r0 j& i
8.C155、C156两端的热容量不一致，不知道加工时会不会产生立碑效应+ M; V: p$ c8 U. _" {5 L y M
9.大约在840.00 470.00处两个铜皮是不是离得太近了啊？空气间距只有5mil，而且一个是12V，一个是地应该更不好吧？
$ g. H# m( }8 u- y10.李工的几个DDR颗粒布局布线好像做的不太一样诶，用模块复用可以做的一样的, v/ z3 ~7 m* S6 ~" a7 j' \- W
11.李工好多0402的电容都是丝印压丝印的，好像不太好吧？/ {* n. \$ K) A' S
12李工好多0402的电容都是直接铺铜皮的，若是铺铜的话，在pin左右两侧各挖两个小窗比较好吧？
( o8 {. b# d7 S3 V* q13李工c120、C129的电容1.5V和GND分别只打了一个via，好像太少了吧？! E. W1 p8 }' I; [) @
& T1 Y( |+ n8 N9 }
) O# y# a! s5 v7 t3 w) Z三、李鹍GG的板子
: }, a# G$ Q2 v! G B8 j1.C133、C134、C140、C141，热容量不一致，生产时会产生立碑的吧？
1 y1 H' @+ ]3 u2 ]0 P2.BGA周围至少3mm是禁布同层器件的吧？好多离BGA太近了8 ?+ F2 l: W8 [) F4 I" V
3DDR的数据线要同组同层的吧？李鹍GG的DM2_DDR0_D17、DM2_DDR0_D19走在了表层，其它的走在内层，而且DQS走在表层，其它在内层，内外层速率都不一样，这样做应该不太好吧？
1 t- \- O* f2 J/ o& ~4.李鹍GG的器件禁布没做哦
' L9 @0 X* D n% U5.J1是通孔器件，最好十字花连吧？
1 {5 G8 R$ W) I, i( `" v6.
7 T5 a- W# R, d( R: t8 i# P8 Y$ m就目前的走线情况来看，李鹍GG要是做等长的话，压力会很大啊* y) e: @$ N* t6 Q+ B. R
7.不知道别的地方什么要求，反正我们老大要求我们clk等关键信号全走内层，要同组同层，李鹍GG的clk全走在表层，好多线走在内层，这个好像时序上不太好；
4 }. [' V8 k) S: ~8.还有我发现三位老大的板子上都没有光学定位点，PCB板上应该有成“L”形的ID board的吧？ |
|
[复制链接]
/1 
发表于 2012-12-21 16:34
