关于Virtex5对DDR2的仿真问题，差分时钟怎么仿真？

yinning · 发表于 2012-12-19 11:16

您需要登录才可以下载或查看，没有帐号？注册

x

用FPGA控制DDR2，由于FPGA的时钟的管脚不支持DIFF_SSTL18，将FPGA提供给DDR2的时钟输出改成单端的，不知是否可以行通？请高手指教！

willyeing · 发表于 2012-12-20 09:19

应该可以只要时钟频率够低200MHz左右。差分只是为了提高速率，增加抗干扰能力

willyeing · 发表于 2012-12-20 09:20

硬件设计方面要注意一下

yinning · 发表于 2012-12-24 09:14

谢谢！

twffwt · 发表于 2012-12-24 18:19

请教下你的FPGA模型是怎么弄的呢？？

Ivan_GONG · 发表于 2012-12-26 17:14

FPGA 只要电平标准一样就行了差分电平和单根电平不一样的话看看能不能互相驱动，如果能互相驱动就改用单根电平的模型来做，不能直接改差分的为差分的
一句话什么电平用什么模型

yinning · 发表于 2013-1-4 14:24

twffwt 发表于 2012-12-24 18:19 5 I+ e1 ~# {/ g) D5 {* E1 X4 G( s
请教下你的FPGA模型是怎么弄的呢？？

在官网上下载的，然后再根据自己的需要，修改一下就可以了。

twffwt · 发表于 2013-1-5 11:53

yinning 发表于 2013-1-4 14:24 * d" a* p7 e) `( T7 n# j
在官网上下载的，然后再根据自己的需要，修改一下就可以了。

你试过用Quartus II产生的FPGA的IBIS模型吗？？

yinning · 发表于 2013-1-8 15:54

twffwt 发表于 2013-1-5 11:53 $ d# A; X: s! f
你试过用Quartus II产生的FPGA的IBIS模型吗？？

没有

icy88 · 发表于 2013-1-10 09:30

模型是有支持的

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 关于Virtex5对DDR2的仿真问题，差分时钟怎么仿真？