求助：allegro 导入 siwave 后，层没有网络，请问为什么？

onroad

  我用的是allegro 16.3， 导入siwaave5.0， 没有报任何错，本来要在s参数， 放置add port to geometry,
在GND和VCC层的net是空的，请问各位大侠，这是怎么回事？怎么让net显示出来了？

aibing7

VCC和GND层没有NET哦。net是通过via和VCC、GND连接的。

eeicciee

如果你在PCB中定义好了层的网络，导入Siwave也会有的。

onroad

   非常谢谢各位
! U) S; W: Z3 Y$ E3 t$ N4 y) W
  经过折腾，我知道原因了

& y5 |% Q( h2 m3 v5 j: ^" p1 S  我把port放在通孔上了，如果不放在通孔上，信号线下的参考层的net就能看见。

) u! S( `) m5 r$ a; a6 B. e- A  如果这样，我就有另外的疑问，如果要看USB的s参数，如果把port放在usb的连接器，DM和DP就没有参考层的网络，大家都是放在过孔外的吗？
* O2 K2 R2 x# w% ~

eeicciee

DM和DP都参考地就行了。

onroad

eeicciee 发表于 2012-12-27 13:56
0 B0 b: P( H3 H: L7 |4 `+ }4 N: hDM和DP都参考地就行了。

7 M8 D, }6 Y+ V/ u2 E9 r) X是都可以参考地，但是如果把port（我用的port to geometry) 放到USB connetor 的DM DP上， 对应的参考层GND的net是NC的，如果放在connector的外面， GND的net就能显示。usb connetor的dm pin和 dp pin都是通孔。如果不是通孔就没有这种情况
( `0 k( O% H0 t( G  ^* `6 o+ Z

eeicciee

把siw文件发出来吧，下班回宿舍我加port给你看。再上传。

onroad

eeicciee 发表于 2012-12-27 16:01
/ O" o/ f. K0 g2 J6 I把siw文件发出来吧，下班回宿舍我加port给你看。再上传。

非常谢谢
. B8 P3 b9 e" C/ Y
$ I& X) M4 y# q" e附件是我用的usb的siw文件，我把port放在usb口就没有参考面

eeicciee

6 M! J5 e$ A" N% \' K4 ?; d3 }
你自己有参考平面了。

onroad

eeicciee 发表于 2013-1-4 18:56
你自己有参考平面了。

) a* w5 F" m5 S是有参考面了，你看我把port不是放在过孔上的呀!
如果放在过孔上就没有参考面呀

eeicciee

onroad 发表于 2013-1-6 17:44
: l, O9 v! j! p是有参考面了，你看我把port不是放在过孔上的呀!
5 g- ^5 ?6 d- d如果放在过孔上就没有参考面呀

( ?4 l# }9 j$ ]  X( {; [* h孔是通孔，当然不能放在上面啦。要放在走线的末端上