PCB设计问题集（lesson 1）

wlkl

非常详细、实用的问题集，给各位需要的同学
* X8 C3 P( N# |9 d5 K! T; N1 o$ [, s; O
( x! k; @( e3 N6 M0 N6 e7 Z8 f

) b( C  z" [4 T) C( {% X+ d
& Y  |6 b( U2 q2 m+ C' X" f: |( ?7 q
) w6 ]( h; u7 C! e# G+ a. ]8 e( \
, F/ J! ]8 Z2 A+ _  e2 E6 s4 |
4 t& W7 |+ y, H/ I6 n; w6 M问：
3 j+ z4 i4 s% b  @7 V2 B: y  ^1 a感谢贵公司多媒体教程给我带来的帮助！
3 C. u1 C* P+ B3 V  n我想请教您一个问题：
在设计准备中设置VIA、层、布线规则一节的多媒体中，
( r4 `! d: v/ V2 B; E: l1.为什么有边界线还要对内层的外形线进行设置？
( I9 D0 l4 d$ f* Q0 O  _2.Layer_25是什么？为什么此外形线设为Layer_25？
+ ]3 [0 M* t  g( K1 l3.我在其它地方看到“在做元件的时候焊盘定义里就要加上第25层”，
9 Z: g, B4 B* s# a- k# R2 q: W; `( n但在贵公司教程中做QFP-44P这个示例时并没有加，这是为什么，加与不加有什么区别？
$ L) l) m: q1 }$ q8 B8 n请指教，谢谢！
答：
有关您的问题回答如下：
& u# S+ {4 O1 _- C1 I在我们的多媒体教程1，2部中介绍了PowerPCB的层使用，以及我们推荐的层使用惯例。因为您没有资料，所以简单介绍一下：
Layer_25层是内层负片设计时使用，用来做安全焊盘，注意只有DIP元件才需要，QFP等SMD表面帖装元件是不需要的。安全焊盘一般应该设置得比表面的连接盘大，如果您对负片设计不是很清楚，请阅读相关资料。
) G7 {8 ]. j4 `为什么有边界线还要对内层的外形线进行设置？
这同样是对负片设计时的一种手段，加宽负片的外形边界线的作用，相当于正片设计时对外形边缘区设置布线禁止区域。
  y! C$ h  @' I' c! f1 Y7 u

  |. I8 p" Z' A问：
5 w5 |( T! l5 L: i5 H4 q您好！
本人已做了Library:FTL.PT4文件和Netlist:training.asc文件但发现与你们的教程中不同和错误不能输入,请你能否将你们的教程中的Library:FTLPT4文件和Netlist:training.asc发给我做参考学习.谢谢!!
# {. t; A$ `( C9 |) ]5 Q: R$ i9 j答：
感谢您的来信，有关您的问题希望您能够找到错误原因，如属于什么类型的错误等，才能真正有所提高。
按照您的要求我们将Traing.PCB送给您,您可以将所有元件存储到自己的库中,方法在教程中有介绍。
2 G% O4 E# o, a9 L. I2 k9 `- _简要说明如下:选中所有元件/在右键菜单中选择SAVE TO LIBRARY/然后选择一个库就可以了。
+ n7 I$ u5 Z# [4 g6 [+ [有关NETLIST,您可以使用我们的数据与您自己的NETLIST相比较.使用NETLISTCompare命令,还可以输出一Netlist,使用Report功能。请尝试上述方法，如果仍然有问题欢迎来信提问。
注：上述所有操作在各相关教程中都有介绍，相信在阅读后续课程时您自己就可以找到答案了。
3 @! U3 _0 f& C. w

问：
请教怎样用你上次发给我的training.jop文件,输出Netlist training.asc文件.怎么在教程里看不到。
) K& ^" [6 M/ c1 o1 X! R答：
通过FILE/REPORT中/进行ASC OUT,在新出现的对话框中,选择POWERPCB NETLIST.就可以输出。同时注意POWERPCB 的NETLIST格式如果要想读入到您的设计中需要在最前面增加一行关键字,在第2部教程有介绍.。
% X- L. j; r, l2 h% r7 _

问：
# S9 E! }4 n. m+ B您好！
' \9 m$ b; ]5 n: _* c/ F* q我已看完你们的第一部(元件设计标准/操作规程),觉的很好.在这里有一个问题:在制作元件时,测量元件间距为什么只能准确到小数点后1位(如:2.5)而不能到小数点后2位(如:2.54)请问这在那里设置。
答：
A：请进入SETUP/Preference/Auto Dimensioning，然后从General Settings 窗口选择 Text在新打开的对话框中将Precision的Linear一栏增加到2位或者是3位，这是小数点后的位数。请试试看，如有问题欢迎随时来信。


9 p0 k) v5 S; G9 l4 B4 g' V问：
在powerpcb中怎么样直接放置(不用在EDITOR DECAL中做成元件)一个2*3的焊盘,内径1.5外径3的过孔。是不是都要在EDITOR DECAL中做成元件后再调入。
答：
只要有孔必须用元件，而且这是保证不出错误的最安全的方法。


问：
; H9 V) r6 M/ K在powerpcb中画线是不是一定要有网络(鼠线连接)才能进行布线,没有鼠线连接可以直接画线吗?
答：
在PowerPCB中只要有电气连接肯定会有NET网络(鼠线连接)，但是在ECO下面可以不加NET网络直接追Route。
只适合简单的设计。在教程中有介绍。
4 f2 M" R: b( l, W3 x3 J+ D
% @( r7 ]5 z0 ^# N
! R* r8 d5 C. `* _
问：
有时要画一条0.5的线,而在Rules/../recommended中设置是0.2,为什么在画线输入W0.5后,这一段是0.5而下一段又变成0.2是不是powerpcb中画线就是这样。
# R" _1 m0 S; u$ r- V9 R答：
这是因为Rules/../recommended中设置优先，所以请更改设置，会比较方便。


  V6 J; ~" j) k+ l7 N
& L2 c1 b9 c# O: Z( p$ h0 U问：
, H; C# ?% X% ^  Y( Y我已经能够创建复杂的plane area, 但是，尽管我在该Plane area中放置VIA，热焊盘自动出现，但鼠线却不消失，同样的PCB图中，GND层的热焊盘却不出现鼠线，为什么？
答：
鼠线是否显示一般与VIEW/NETS中的设置有关,请看多媒体教程第3部中有介绍,再说,显示鼠线并不一定表示没有连接,只要VERIFY DESIGN中的内层与连接检查无错就可以完全放心。

1 V! g% o3 u, Q# W
* t. a  c: r  w6 Z3 S) a问：
我希望在VCC层(Splix/Mixe)整个布+12V的Plane area,然后在其中一小块布+12S的Plane area如何操作。
, x: j7 E# R$ n. C6 K' B答：
! V5 a  e. h5 K一般可以通过下面两个途径实现：
9 ]1 e  |* f# U6 j( S2 @正片使用COPPER POUR 功能,此时VCC层设置为普通的ROUTING 层即可。然后用COPPER POUR画，注意FLOOD设置。或者Splix/Mixe，注意LAYER 设置，是否将两个信号都ASSIGN了？另外外形是用AUTO PLANE SEPARATE 画的吗？

: x2 H+ _# I( {7 v0 B" N; P
1 T8 s0 J5 y, E6 u% b( b1 f' c; i问：
PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时， 情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误?
: p  @* C/ Q! b% F( P0 K$ J7 j答：
可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。

4 S: `+ N2 X+ ~, S3 e$ S, @) G( J问：
PowerPCB提供了一些常用器件的封装，问题是：
1. 我不知道封装的名字和实际器件的对应关系
4 {$ j& U# `1 \: C3 P2. 似乎PowerPCB的名字和国际通用的元器件的封装名字不是一致的，PowerPCB用了一些简写，如何对应起来？
! _2 c8 Q5 J7 @: G8 l' I3. 一种封装对应好几种，如何选择？例如：SSOP8就有
4 Z) |4 [+ F! i! K　　SO8-opt
/ ~: T" H  u& [( y, o5 u% X# Z　　SO8M1
　　SO8M2
) d( {# j* a: s5 Y# D　　SO8NB
　　SO8NBWS
　　SO8WB
　　...
答：　
6 h6 j- t2 d5 e/ t" N再次重申,最好不要使用厂商的库,应尽量自己建库.原因有多种,可以避免出错,虽然要多化些时间.
各家起名都有自己的规则,该例是根据具体的封装命名的一般人不容易记住,而且是用英制,不太适合我们使用.
建议您根据元件资料,自己建立一个命名规则,慢慢建立自己的库.
Type 名用元件的封装名,Decal用自己的命名规则起名等.

wlkl

坐一下SF