|
在数字电路中,是否是高频电路取决于信号的上升沿和下降沿,而不是信号的频率。" R$ k; d' y6 l5 x- l
公式:F2 =1/(Tr×π),Tr为信号的上升/下降延时间。 F2 > 100MHz,就应该按照高频电路进行考虑,下列情况必须按高频规则进行设计8 r6 b9 Q. W7 h
–系统时钟频率超过50MHz' T8 Y. w- A" n t' _0 ?8 m& h. r
–采用了上升/下降时间少于5ns的器件
- O9 c+ M; B% T) n( b –数字/模拟混合电路* Y. F3 \( b0 t7 }" g
逻辑器件的上升/下降时间和布线长度限制上升/下 主要谐波频谱分布 最大传输线最大传输
/ k& P; _; n' {, a 降时间 Tr分量 F2=1/Fmax=10*距离(微带)线距离(微带线)πTr F2
! O8 Y9 o1 |2 v; w/ g5 V 74HC 13-15ns 24MHz 240 MHz 117cm 91cm
" n2 Y, V: r) E2 _0 ` 74LS 9.5ns 34 MHz 340MHz 85.5cm 66.5cm . A2 Z& m8 _8 v( J1 }
74H 4-6ns 80 MHz 800MHz 35 28 , S% [, Z( Q% f" `7 f$ u2 x: B7 f
74S 3-4ns 106 MHz 1.1GHz 27 21 " z5 w' p8 b2 s
74HCT 5-15ns 64 MHz 640MHz 45 34
' V! E. Z6 ^$ v, y% P, y8 G: O 74ALS 2-10ns 160 MHz 1.6GHz 18 13
; |9 V* G& \: I; s+ G 74FCT 2-5ns 160 MHz 1.6GHz 18 13
2 I* s: j8 N7 U' g9 x, A. t7 ? 74F 1.5ns 212 MHz 2.1GHz 12.5 10.5
$ \8 P% g" i" ^" Z0 w2 T+ j ECL12K 1.5ns 212 MHz 2.1GHz 12.5 10.5
7 k9 `2 B2 m, N: P C$ N0 \. l; z ECL100K 0.75ns 424 MHz 4.2GHz 6 5 |
|