|
在数字电路中,是否是高频电路取决于信号的上升沿和下降沿,而不是信号的频率。# \& H, q2 X/ l" ^4 l+ e% ~
公式:F2 =1/(Tr×π),Tr为信号的上升/下降延时间。 F2 > 100MHz,就应该按照高频电路进行考虑,下列情况必须按高频规则进行设计: {: Y) v- H5 d. C, w+ s
–系统时钟频率超过50MHz
4 P2 h, K& u8 H$ k: X% I4 ^ –采用了上升/下降时间少于5ns的器件3 M# N, D, _8 T3 J
–数字/模拟混合电路
1 o- Z8 b8 g1 P- F: B v 逻辑器件的上升/下降时间和布线长度限制上升/下 主要谐波频谱分布 最大传输线最大传输
. N% G: n9 e. m! S9 F# t5 b 降时间 Tr分量 F2=1/Fmax=10*距离(微带)线距离(微带线)πTr F2 1 z/ f) W9 g0 T) P- G; B
74HC 13-15ns 24MHz 240 MHz 117cm 91cm * k& `: p- t' N) @! p- `6 l0 l
74LS 9.5ns 34 MHz 340MHz 85.5cm 66.5cm + P1 u, r/ F0 `* |; a! g
74H 4-6ns 80 MHz 800MHz 35 28
7 D1 U! ^( |% x0 H$ }6 W) H/ z 74S 3-4ns 106 MHz 1.1GHz 27 21 / @$ i& S; q+ Z: A
74HCT 5-15ns 64 MHz 640MHz 45 34
. T! h: @6 e+ f1 t' J# c 74ALS 2-10ns 160 MHz 1.6GHz 18 13
# Y6 D* A+ m5 r) s 74FCT 2-5ns 160 MHz 1.6GHz 18 13 ' W$ V7 u$ b- P( B8 j1 A2 z
74F 1.5ns 212 MHz 2.1GHz 12.5 10.5 6 B$ b; E' W- z* R
ECL12K 1.5ns 212 MHz 2.1GHz 12.5 10.5
7 L+ U% @. X: }( O! g( | ECL100K 0.75ns 424 MHz 4.2GHz 6 5 |
|