7.9EE 无属性铺铜问题

romio2009

各位大神,

) A6 ^& g) `, {" W, B4 |4 r$ s/ H如下图,有个元件从原理图导过来时没有网络属性. 本身也是一个孤立的零件,不与其它元件相连.
# _3 q6 y3 e' c, Y. B; o
# d1 {% d7 V6 z( O( A用place plane shape铺铜jf ,铜皮会避开这个元件. 也会避开过孔.图中过孔位置,是我我在CES里设计了 via to plane 间距是0的效果.
% F/ A5 F5 S( G3 d
如何才能让铜皮达到buried的效果呢?
6 k0 D5 _% G' {/ N; R& G$ h
* x$ h( d  f! |1 H& h! X, ^3 H谢谢了.

7 Z- ~# e! P. ~5 `$ `- Y- ]+ `8 k

simhfc

既然是孤立器件，为什么又要与铺铜相连接呢？

romio2009

simhfc 发表于 2013-8-23 21:50
既然是孤立器件，为什么又要与铺铜相连接呢？

% v, J; E0 c6 Y0 E/ e9 B1 h! p" v( P后面要做分层资料的提供给客户,那里铜皮避开后,单独的线路层就会有个洞...

yth0

用Conductive Shape不行吗？