FPGA JTAG调试正常，烧写后功能失败

飞雪逐青

现象：
$ _0 a1 u5 Y  _# c8 V  J% l1.在JTAG调试模式，FPGA配置正常，通过SignalTap查看逻辑功能正常（输出端口）。
7 ^; O4 C( n! d5 O+ w6 J2.配置芯片（EPCS4）可成功烧写，配置模式AS模式。
7 H9 T9 U# R1 A7 Z4 s2 J  ?3.烧写后重启单板，FPGA功能无输出。

解决：
  l( u5 _( Q4 O* F+ Q& }1.FPGA引脚补焊后，烧写后FPGA功能正常。

5 o1 g+ D8 _. Q6 f8 S不知道那些引脚会导致上述所描述的现象？？？

guowei680

msel0-1-2，dclk,asdo等都有可能

飞雪逐青

guowei680 发表于 2013-9-15 06:41
+ c- w* P; b$ h/ l% g3 emsel0-1-2，dclk,asdo等都有可能

" d( @) `! N2 |9 w0 Z这些引脚应该会 影响烧写吧！

zgq800712

你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

飞雪逐青

zgq800712 发表于 2013-9-16 08:19
你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

配置文件用的就是.jic文件。