FPGA JTAG调试正常，烧写后功能失败

飞雪逐青

现象：
1.在JTAG调试模式，FPGA配置正常，通过SignalTap查看逻辑功能正常（输出端口）。
+ [' B' o8 u, r8 G. t2.配置芯片（EPCS4）可成功烧写，配置模式AS模式。
2 A' L2 l0 J# Y$ l: M; f" e+ o3.烧写后重启单板，FPGA功能无输出。

& r: G/ v0 [  w! |解决：
5 u$ n9 E$ k0 _2 M( e1.FPGA引脚补焊后，烧写后FPGA功能正常。
+ G5 P8 ]$ T% `, j. v9 t
4 c) b; ~1 g' ?6 S6 Y不知道那些引脚会导致上述所描述的现象？？？
( H! U/ z, g2 c% m1 C5 f7 _3 ~6 i

guowei680

msel0-1-2，dclk,asdo等都有可能

飞雪逐青

guowei680 发表于 2013-9-15 06:41
msel0-1-2，dclk,asdo等都有可能

% F' [6 \; L: r1 Y这些引脚应该会 影响烧写吧！

zgq800712

你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

飞雪逐青

zgq800712 发表于 2013-9-16 08:19
' D1 r) O/ s% m" o! o7 d$ _你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

配置文件用的就是.jic文件。