Cadence EDA

foxconn_kaka

请问高手，小弟最近在学cadence 仿真软件 SPb15.2。
/ w5 |' ?8 A0 ~- H! B1 H3 s+ j1 Z又一些问题不太明白，HDL，verilog，是什么意思啊>
多谢指点！

shiningstars

???
HDL hard design language
verilog 是硬件设计语言的一种
! g8 |# c* _3 [0 p还有一种VHDL及AHDL
1 r7 }) H) t' ^9 j9 I不过这个好像在ALLEGRO中不怎么用啊
( F  j' Q+ ?9 p' ^1 x% b) R1 ?估计是本人太水了