Cadence EDA

foxconn_kaka

请问高手，小弟最近在学cadence 仿真软件 SPb15.2。
: d! O/ }9 ?& m3 V) u( m又一些问题不太明白，HDL，verilog，是什么意思啊>
3 `, H( b$ m) Q2 g0 K1 n多谢指点！

shiningstars

???
HDL hard design language
. M! u! Z; B1 H& p! gverilog 是硬件设计语言的一种
) i' u1 ?5 v4 |4 t' F7 i) P5 @7 K; h还有一种VHDL及AHDL
不过这个好像在ALLEGRO中不怎么用啊
估计是本人太水了