DDR3-USB-HDMI阻抗板应该怎样Layout规划

dck

5 M8 j' ]  ]6 S' a假如有DDR3（单端50ohm和差分100ohm），USB2.0（差分90ohm），HDMI（差分100ohm）的6层板在Layout开始时，做阻抗控制应该怎样规划？
0 [4 A; h  f5 i  `
1 K) Q/ x5 F& ~1.第一个步骤是不是应该先跟PCB板厂沟通了解他们的加工工艺？需要了解的方面包含哪些呢？
; F. B' L; Y4 W
2.从叠层上考虑，怎样兼顾阻抗走线线宽、间距与板厚度呢？

- Q% ?: R& H- o$ |9 D6 Z* U: q3.需要首先规划阻抗走线的走线层？

457958672

把叠层确定好了  用si9000算一下阻抗就可以了   阻抗线最好走表层  阻抗更容易控制

dck

457958672 发表于 2014-3-7 11:42
把叠层确定好了  用si9000算一下阻抗就可以了   阻抗线最好走表层  阻抗更容易控制

2.从叠层上考虑，怎样兼顾阻抗走线线宽、间距与板厚度呢？
! b, m0 P, r& @7 V0 m2 d1 n* u
2 V& S6 q& r* J! }  L8 \假设板厚为1.2mm，叠层为TOP，GND1，Sig1，PWR，GND2,Bottom的板。DDR3走线走在Top，Sig1和Bottom三层，其中单独50ohm的在这三层都需要走线，时钟差分信号100ohm需要走Top和Bottom两层。
那么我是先考虑确定Top和Bottom层的差分100ohm走线规格，还是先确定Sig1层单端50ohm的。另外怎样兼顾1.2mm的板厚。
- s8 t9 G5 ^- v3 m

jimmy

一起确定50 和100 ohm, 50 和100 ohm的线在这三层都可以分布。

将你的板厚，层叠，铜厚，表面工艺告诉你的板厂就可以了。

dck

jimmy 发表于 2014-3-7 14:31
3 h# a3 E% U/ J6 l$ o  U/ H3 D+ G一起确定50 和100 ohm, 50 和100 ohm的线在这三层都可以分布。

: A% I5 {) y, _% P" _# w将你的板厚，层叠，铜厚，表面工艺告诉你 ...

将你的板厚，层叠，铜厚，表面工艺告诉你 ...

( r7 M0 a1 c# j% I3 g+ a- f( U2 O这是在走线好线之后才告诉板厂，还是在走线之前先跟板厂沟通好。

如果是走好先之后才告诉板厂，那么我走线的时候怎样确定阻抗走线的线宽和线距？

scofiled

dck 发表于 2014-3-7 14:59
, o- S1 ?1 S9 p, w2 d4 f0 x6 A! }将你的板厚，层叠，铜厚，表面工艺告诉你 ...
. v; f: \6 u0 y% F) ]3 h" M
这是在走线好线之后才告诉板厂，还是在走线之前先跟板厂 ...

. Y- b& Z  ]9 F: i2 s/ k2 o
建议走线前就发给板厂沟通可行性，假设你画好后再跟板厂确认，板厂说做不到，你岂不是要大改？！
+ I- I+ c4 n, @. l) T) p建议阻抗线走的粗一点，与其他线的间距大一点，这样板厂实际制作时有空间调整！