DDR3-USB-HDMI阻抗板应该怎样Layout规划

dck

2 @+ S: a5 _3 `! E4 J: \& \假如有DDR3（单端50ohm和差分100ohm），USB2.0（差分90ohm），HDMI（差分100ohm）的6层板在Layout开始时，做阻抗控制应该怎样规划？

! x; H" Y/ X4 N" y9 a/ D! C1.第一个步骤是不是应该先跟PCB板厂沟通了解他们的加工工艺？需要了解的方面包含哪些呢？
0 Q, l9 @; r, k) y4 [" H. F
3 {' M4 C5 E3 W$ g# a: @2.从叠层上考虑，怎样兼顾阻抗走线线宽、间距与板厚度呢？

7 _2 Y, W1 t8 f) ^0 i3.需要首先规划阻抗走线的走线层？

457958672

把叠层确定好了  用si9000算一下阻抗就可以了   阻抗线最好走表层  阻抗更容易控制

dck

457958672 发表于 2014-3-7 11:42
3 C4 X1 f+ w0 O4 _# Z2 M6 K, u把叠层确定好了  用si9000算一下阻抗就可以了   阻抗线最好走表层  阻抗更容易控制

: g0 L, v/ y8 ]2.从叠层上考虑，怎样兼顾阻抗走线线宽、间距与板厚度呢？

1 F: D) e1 P$ j, F5 G5 r假设板厚为1.2mm，叠层为TOP，GND1，Sig1，PWR，GND2,Bottom的板。DDR3走线走在Top，Sig1和Bottom三层，其中单独50ohm的在这三层都需要走线，时钟差分信号100ohm需要走Top和Bottom两层。
那么我是先考虑确定Top和Bottom层的差分100ohm走线规格，还是先确定Sig1层单端50ohm的。另外怎样兼顾1.2mm的板厚。

jimmy

一起确定50 和100 ohm, 50 和100 ohm的线在这三层都可以分布。

$ C$ _' S5 \9 \7 U% @" M* e将你的板厚，层叠，铜厚，表面工艺告诉你的板厂就可以了。

dck

jimmy 发表于 2014-3-7 14:31
6 ?, Z/ J2 d1 \' q一起确定50 和100 ohm, 50 和100 ohm的线在这三层都可以分布。
6 r- H' [0 N% O. m- A/ a8 `, q" C$ S0 o
将你的板厚，层叠，铜厚，表面工艺告诉你 ...

9 i0 K6 E. w  `- O0 f% \8 l8 c0 c+ N将你的板厚，层叠，铜厚，表面工艺告诉你 ...

这是在走线好线之后才告诉板厂，还是在走线之前先跟板厂沟通好。

如果是走好先之后才告诉板厂，那么我走线的时候怎样确定阻抗走线的线宽和线距？

scofiled

7 M7 W4 K6 R6 t- Y! D

dck 发表于 2014-3-7 14:59
3 e' b. p$ Y1 U5 C. N将你的板厚，层叠，铜厚，表面工艺告诉你 ...
1 U7 N2 G5 I$ D4 G9 Y7 d
+ p1 M" @  P2 s- {/ R* z% I这是在走线好线之后才告诉板厂，还是在走线之前先跟板厂 ...

建议走线前就发给板厂沟通可行性，假设你画好后再跟板厂确认，板厂说做不到，你岂不是要大改？！
9 M! y' ~3 m# v7 j% e建议阻抗线走的粗一点，与其他线的间距大一点，这样板厂实际制作时有空间调整！