DDR时钟线与地址线的问题

流沙 · 发表于 2014-5-21 10:47

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

最近在看DDR的设计约束规则，但是看到两份资料上有截然不同的描述。
一份上说DDR的时钟线长度要比地址线长，而另一份上却说DDR得地址线可以比时钟线长1000mil-2500mil，但绝不能短！！！
让我觉得很疑惑，由于工作上没接触到DDR，对DDR不是很了解，所以还行高手指导一下，到底应该是时钟线长还是地址线长，请说明下原因。
谢谢！

yitong7601 · 发表于 2014-5-21 12:55

DDR信号线的长度根据不同的芯片有不同的要求

mimixigu · 发表于 2014-5-21 13:13

我也表示很疑惑，想请高手解答下

流沙 · 发表于 2014-5-21 14:53

yitong7601 发表于 2014-5-21 12:55
8 J; V$ g" e6 T FDDR信号线的长度根据不同的芯片有不同的要求

谢谢，能不能帮忙举个例子？因为资料上都没提到是用的哪个芯片。。。
还有是时钟、地址、数据线的长度是怎么得来的？只需要传输线的延迟时间小于信号的周期减去建立时间和保持时间就行了吗？

yitong7601 · 发表于 2014-5-21 15:25

你可以找手机上用的MTK系列或TI系列都可以

beassiduous · 发表于 2014-5-21 17:59

这个牵涉到时序计算主要还是要看厂家的芯片要求结合SI。

neon · 发表于 2014-5-25 11:36

时钟到达时，数据要先缓存好，所以时钟线要长些为好。
不过在一定范围内长些短些不会有什么影响。

JIMDENG · 发表于 2014-5-25 18:11

本帖最后由 JIMDENG 于 2014-5-25 21:56 编辑

这些DDr2,ddr3，要以手册说明为准，专家建议只能做参考.

风凌水上 · 发表于 2014-5-26 09:10

"DDR的时钟线长度要比地址线长"这里应该是指DDR2，“DDR得地址线可以比时钟线长1000mil-2500mil”这个应该指DDR3。

lzscan · 发表于 2014-5-26 09:39

还是以手册为主。谁知道人芯片厂抽什么筋呢？

jzhebo · 发表于 2015-1-31 17:48

表示疑惑？

linna84 · 发表于 2015-2-2 09:45

我之前做华为的项目，DDR的地址线是比时钟线长1000mil-2500mil，而且必须在这个范围内！至于什么原因，我也不知道，求解！

jccj_wan · 发表于 2018-11-19 14:00

同样表示没有搞懂，只是一直按着时钟比地址和控制线长来设计的，目前为止还没出现过什么异常。

狼吃蛋炒饭 · 发表于 2018-11-20 10:19

DDR spec上会有详细的长度要求说明

帐号		自动登录	找回密码
密码			注册

DDR时钟线与地址线的问题

EDA365欢迎您登录！

推荐内容 /1