EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 2 |主题: 33973|排名: 3

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


如何测量孔中心间距？ 8人参与	xieyifu 2022-6-16 15:59	9 413	老的汤姆 2022-6-20 16:38
Pad Designer在allegro哪 6人参与	lahhse 2022-6-20 11:16	6 162	lyf1050 2022-6-20 16:09
PCB层叠推荐 11人参与	anker82 2022-6-3 16:28	10 439	15659836963 2022-6-20 14:52
STM32F103RCT6国产替代，哪个MCU最好？ 8人参与	fdnic 2021-6-15 14:44	7 1045	15161155133 2022-6-20 10:58
allegro中点manually不出现placement界面? 5人参与	Jame33 2022-6-17 14:24	5 252	lyf1050 2022-6-19 22:38
ALLEGRO 16.6打开BRD文件出现这个错误提示：ERROR(SPMHDB-238) 6人参与	lahhse 2022-3-24 10:18	6 822	lyf1050 2022-6-19 22:06
Allegro导出3D时出错 2人参与	PP2008 2022-6-18 11:08	2 292	155351394 2022-6-19 08:58
关于怎么把orcad中的元件参数导入pads中 5人参与	radioes8 2022-6-11 23:40	4 302	mening 2022-6-18 22:24
17.2版本建封装时孔的属性选择 4人参与	leemy 2022-6-15 17:19	4 263	cailiu 2022-6-18 16:53
cadence allegro删除的丝印层如何显示？ 2人参与	ximeilanmei 2022-6-17 13:27	2 220	qq666888qqw 2022-6-17 16:00
cadence allegro pcb规则设置 3人参与	liyewing 2022-6-16 10:55	3 185	慎言66 2022-6-17 08:36
Cadence16.6画元件时，修改引脚名称时，引脚上移 2人参与	kaixinjiuhaola 2022-6-16 14:50	2 213	fantasyqqq 2022-6-16 17:23
Cadence Allegro如何添加叠层？ 1人参与	liyewing 2022-6-16 17:07	1 201	陈贰狗 2022-6-16 17:13
Allegro 默认的快捷键为什么不管用，修改了ENV 文件，还是不管用？ 3人参与	on1e 2022-6-16 15:11	3 294	dianchaomeidian 2022-6-16 16:32
pubkey1.7出了问题不管哦！ 33人参与 ...2 3	rx_78gp02a 2012-10-28 22:28	40 9176	tgyajq 2022-6-16 14:58
orcad中的Device属性在ALLegro中有什么左右？ 3人参与	oponi 2022-6-16 11:29	3 176	hgaj 2022-6-16 14:17
Allegro17.4 shield Routing 的疑问 5人参与	hyh051230 2022-6-15 19:53	5 646	yangjinxing521 2022-6-16 13:16
请教大神差分对设置中的min line spacing是什么作用？ 3人参与	tangqianfeng 2022-6-14 17:51	7 249	tangqianfeng 2022-6-16 11:43
Allegro 17.4的补丁已经出来安装说明 18人参与 ...2	overheat 2020-5-14 17:34	25 9970	阳光来来365 2022-6-16 11:22
Allegro17.4 shield Routing功能的疑问 1人参与	hyh051230 2022-6-15 19:51	1 224	dzkcool 2022-6-16 10:29
复制的symbol，为什么不能进行swap? 8人参与	promissingwh 2018-11-8 16:03	8 1674	leemy 2022-6-16 09:37
差分对不好建立XNET的问题 2人参与	王小白 2022-6-15 11:13	4 201	王小白 2022-6-16 08:17
分享一个Orcad library builder 破解方法 11人参与	中北大学 2020-2-27 00:20	9 2308	qwerty378 2022-6-16 07:56
cadence里的封装在哪里自己画的封装是要存到指定目录下吗？ 7人参与	oponi 2022-6-9 11:27	7 225	qwerty378 2022-6-15 18:39
uBGA芯片布线设计与盘中孔制作 2人参与	liyewing 2022-6-15 14:27	2 263	liyewing 2022-6-15 17:41