EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 2 |主题: 34074|排名: 7

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


Aleegro17.4 PCB与ORCAD原理图交互设置 1人参与 - [阅读权限 20]	zzbbao 2021-12-30 10:34	1 49	muzitongxue 2021-12-30 11:25
OrCAD Capture CIS原理图页面的图框不显示，请问哪里设置可以显示，谢谢！（如图） 2人参与	beckey 2021-12-29 17:07	2 707	aarom 2021-12-30 09:25
allegro16.6 调整丝印字体后如何保存这种设置参数 3人参与	longlong4036 2021-12-29 13:11	4 352	這侽孓譙悴丶 2021-12-29 21:35
Allegro DFX CHECK功能 4人参与	woshicainiao 2015-1-23 15:18	5 1133	wanruyi21 2021-12-29 20:59
17.4换层快捷键失效 5人参与	zd305 2020-5-6 19:01	5 963	wanruyi21 2021-12-29 20:55
soldermask to shape spacing 3人参与	望见 2021-12-28 16:46	4 742	望见 2021-12-29 17:14
SPI需要等长吗？等长的话误差是多少？间距多少？ 1人参与	觅路人 2021-12-29 15:03	1 736	wang380784480 2021-12-29 16:07
安装Cadence Allegro 16.5，破解的时候遇到以下问题，求怎么解决？ 3人参与	twel2e 2021-12-29 10:32	3 249	dsgh 2021-12-29 15:58
allegro skill 5人参与	granvile 2021-10-20 12:08	6 583	granvile 2021-12-29 15:58
本人刚学Cadence LED 单面板圆形面板为了很好的散热如何覆铜？ 3人参与	Zaf073957 2021-12-29 10:46	4 289	小溪的叶子 2021-12-29 15:48
请问下17.2版本怎么降到16.3 21人参与 ...2	dengxuan1534 2018-7-23 14:30	24 6047	david2888 2021-12-29 14:17
求助：17.2版本 Allegro PCB Designer打开.brd文件报错 6人参与	Eagle_king 2020-6-25 09:10	7 5750	kun9766 2021-12-29 12:51
COMPONENT VALUE 这个层到底干嘛的？ 2人参与	阿伟v 2021-12-28 16:10	2 620	Joseph5468 2021-12-28 18:11
cadence17.4 走线不能自动平滑，出现重复的回路，哪里可以设置？ 6人参与	Joseph5468 2021-12-27 20:16	7 728	Joseph5468 2021-12-28 17:22
cadence allegro 不能打开文件 2人参与	oponi 2021-12-28 15:40	2 294	dsgh 2021-12-28 17:18
cadence allegro 15自定义封装在allegro pcb中放置时说是找不到，不知什么原因。 4人参与	MrL1 2021-12-28 10:26	4 281	opipo 2021-12-28 15:20
Pin pair 有没有批量设置的办法 29人参与 ...2 3	dengjh520 2019-3-23 11:40	36 7931	65770096 2021-12-28 15:19
求allegro 16.3 的user preferences 的中文翻译 63人参与 ...2	ep依依 2010-9-21 16:19	23 4051	zhengy 2021-12-28 15:11
Allegro 17.4 025补丁下载地址永久有效 5人参与	官人不在家 2021-12-25 23:31	6 503	ZQGZQG 2021-12-28 11:53
allegro16.6 打开就闪退 2人参与	clongfeng 2021-12-24 17:46	2 931	clongfeng 2021-12-28 11:11
cadence allegro 生成的网表是什么格式及路径？ 4人参与	twel2e 2021-12-27 14:29	4 284	jet2001 2021-12-28 09:43
封装丝印框的直角没对齐怎么处理 2人参与	阿伟v 2021-12-27 15:32	2 348	阿伟v 2021-12-27 16:18
板子上的透气孔突出问题 3人参与	Layout妞修养 2021-12-23 15:13	3 429	chenliqun 2021-12-27 15:39
candence PCB原点标志大小能调整吗？ 3人参与	阿伟v 2021-12-23 17:52	4 331	阿伟v 2021-12-27 15:04
请教大家多层PCB中间信号层走线外的闲置区域是否需要灌GND铜皮？ 9人参与	theseawh 2021-12-8 21:39	9 926	kerma 2021-12-27 13:38