EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 2 |主题: 34074|排名: 7

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


新电脑只有orcad可以可打开，PCB editor不能打开是什么问题 2人参与	fangsheng009 2021-12-22 07:30	4 239	fangsheng009 2021-12-22 12:39
等长已经设置但无效 8人参与	tyoliver 2021-12-8 14:07	8 462	小七夜 2021-12-22 09:48
VGA接口电路处理 13人参与	zlovy1991 2019-8-25 21:22	13 1092	wzh6328 2021-12-22 09:41
orCAD Capture CIS (Cadence SPB 17.4 )重启电脑Cadence License Manager 停止运行 2人参与	Joseph5468 2021-12-21 17:18	2 505	sck04004 2021-12-22 09:25
allegro 17.2 怎么去掉内层无用焊盘 8人参与	911105 2021-11-18 16:20	7 3924	Jame33 2021-12-21 18:53
cadence 飞线显示问题 6人参与	cjdsn 2015-3-20 11:39	7 2420	会摇尾巴的狼 2021-12-21 17:46
小白求教 4人参与	小个子灰原哀 2021-7-1 13:30	5 827	小七夜 2021-12-21 17:05
allegro 16.2 same net spacing是啥意思？ 2人参与	mening 2009-10-27 15:07	3 3652	小七夜 2021-12-21 16:57
求教: 单片DDR3搭配ZYNQ,连接方式 6人参与	kerwinash 2018-1-26 23:07	7 1898	wangrui4402 2021-12-21 16:49
焊盘上打盲孔怎么才能不报DRC 11人参与	望见 2021-11-19 13:55	10 730	小七夜 2021-12-21 14:27
请教：俩过孔都快重叠了DRC不报错是啥原因？ 11人参与 ...2	vmax 2021-12-13 17:00	29 3144	小七夜 2021-12-21 14:26
allegro working layer 模式下，打孔换层，盲埋孔会重叠 4人参与	xena_zou 2021-10-15 09:35	18 1658	aarom 2021-12-21 14:14
【求助】Allegro导入网表报错 7人参与 ...2	xiaoxinhh 2014-10-10 17:06	22 7450	heqiuxiang2021 2021-12-21 14:13
2022年PCB行业人才缺口将达百万，这一攻城狮岗位“钱景”喜人！ 1人参与	EDADZE365 2021-12-21 10:03	1 404	yiwangxip 2021-12-21 10:49
ORCAD生成网表问题 2人参与	2682439952 2021-12-12 20:31	6 255	2682439952 2021-12-20 17:41
过孔散热问题？ 4人参与	西岸风 2021-12-17 11:36	4 291	Vicky_G 2021-12-20 11:38
请问一下，在生成网表时出现这警告是怎么回事啊？ 23人参与	星星点灯 2011-12-8 21:35	7 1124	yonglede 2021-12-20 10:10
DDR区域规则中的走线长度限制？ 2人参与	jcarson 2021-12-19 10:45	2 344	wang380784480 2021-12-19 21:51
拷贝问题 3人参与	2682439952 2021-12-15 21:57	4 255	2682439952 2021-12-19 01:45
OrCAD CIS如何查找器件？ 3人参与	xieyifu 2021-12-16 16:53	4 573	sztigerai 2021-12-18 10:48
concept hdl很纠结的事情，无法删除page，这是什么情况？ 24人参与	rx_78gp02a 2011-4-24 01:09	9 3986	Pershing34 2021-12-17 19:38
Cadence 17.4 hotfix19 support GPU 加速 7人参与	cw883561 2021-12-15 20:19	9 1567	zhongyou 2021-12-17 18:08
求助：原理图设计时右键定义元器件属性界面中current properties的下拉选项都不见了？ 10人参与	lms 2015-3-1 11:37	14 2941	y7 2021-12-17 17:14
一键切换到顶层再按一个键就切到底层的快捷键 1人参与	wolf343105 2021-12-17 16:24	1 311	xiaoming11 2021-12-17 17:03
GND经电阻后的系统地是否会对相邻层走线造成干扰 6人参与	Kaso 2021-12-16 21:14	7 431	Kaso 2021-12-17 14:46