EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34007|排名: 10

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 21 22 23 242526 27 28 29 ... 1361 / 1361 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


Sigrity Aurora SPB17.4没找到interconnect Model Extraction Workflow 2人参与	觅路人 2024-9-17 22:18	2 315	觅路人 2024-9-18 11:31
三大PCB EDA单文件便携版，分享失效了 74人参与 ...2 3 4 5 6	Dc2024080787a 2024-8-24 19:49	76 3949	457958672 2024-9-18 09:08
Package to Package Spacing如何设置安全距离? 10人参与	osakau 2008-8-29 16:40	7 15135	Dc2024090538a 2024-9-15 12:04
allegro16.6盲埋孔输出钻孔文件问题 2人参与	www12312 2024-9-14 12:16	2 329	LiuTao166462139 2024-9-14 14:56
分享工作15年的env长什么样 26人参与 ...2	菁玲 2024-7-26 17:03	21 1660	leo5314 2024-9-14 13:49
新装17.4版本，最新补丁，怎么没有Toolbox?是我的问题吗？还是大伙的都没有？ 4人参与	LLJ760809 2024-9-12 15:02	11 494	LLJ760809 2024-9-14 13:00
请教一下SI9000 差分阻抗用哪个选项？ 3人参与	tencome 2024-9-12 10:28	4 389	一路向南23 2024-9-14 10:53
17.2版本导网表问题 5人参与	w_w 2023-11-24 11:33	12 1204	w_w 2024-9-13 17:27
求allegro16.6导出3D图的步骤 10人参与 ...2	katherine_he 2015-6-10 16:57	15 3445	centem2015 2024-9-12 17:21
allegro导出的.drl文件，cam350无法识别 9人参与	lchx 2016-9-1 16:04	8 2411	陈贰狗 2024-9-12 17:12
求设置Design Paramaters的env 4人参与	www12312 2024-8-26 17:28	6 394	kingweison 2024-9-12 15:11
Orcad层次化原理图的intersheet references上面有感叹号和小箭头，是什么意思？ 5人参与	ytlbms 2024-9-4 15:27	5 888	ytlbms 2024-9-12 13:46
ORCAD-ALLEGRO 导网表报错 Netrev error detected 2人参与	www12312 2024-9-11 12:04	2 333	w_w 2024-9-12 08:52
allegro导规则 6人参与	fuxiangyupi23 2024-9-6 08:44	8 761	星雨叶 2024-9-11 14:01
大家有开协同设计时，遇到这个问题吗？怎么解决的啊，求大神支招 2人参与	9494646 2024-9-6 21:30	2 305	星雨叶 2024-9-11 13:58
WARNING(SPMHA1-297): Create symbol illegal element什么原因 13人参与 ...2	xhl2733 2019-5-13 20:09	15 6028	hu311 2024-9-11 10:52
这个怎么解决,谢谢, 2人参与	wolf343105 2024-9-10 10:54	2 333	centem2015 2024-9-11 08:50
Cadence SPB17.4 16.6下载地址永久有效 6人参与	官人不在家 2021-12-14 00:17	6 444	nicklayout 2024-9-11 08:23
求助!allegroX交互功能疑问 2人参与	MISITE_L 2024-9-9 11:05	4 297	MISITE_L 2024-9-10 14:01
allegro 一走差分就会自动切到原理图界面 6人参与	NIWO99 2024-9-5 11:21	5 701	centem2015 2024-9-10 09:17
导出bom报错orcad-1791 2人参与	飞不起来的翔 2024-9-9 11:43	3 386	wen11902 2024-9-9 16:24
【求助】怎么快速检查VIA同时贯穿TOP/BOT同网络的PAD？有无指令或SKILL（抱拳） 3人参与	zfd552487261 2024-9-5 18:00	5 317	zfd552487261 2024-9-9 11:04
brd文件导入icepak错误	Dc202409098a 2024-9-9 10:21	0 279	Dc202409098a 2024-9-9 10:21
请问大侠！怎么删除XNET 信号啊？ 6人参与	allegro小菜 2015-3-16 09:34	9 4036	leeming3533 2024-9-7 09:57
请问网表导入error：PIN_NUMBER Syntax error:Invalid first pin in range 怎么解决 1人参与	wangbao97 2024-9-5 18:01	1 285	Sleep_xz 2024-9-6 11:32