EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 14 |主题: 34071|排名: 3

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 47 48 49 505152 53 54 55 ... 1363 / 1363 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


有人知道这个背钻字体在哪里改吗？感觉现在的字体有点小 2人参与	leoyin 2023-1-15 15:57	2 960	yf910711 2023-12-11 15:39
阿里狗怎么删除某个器件的Pindelay？ 5人参与	xian2006 2023-11-7 17:24	5 848	夏目0125 2023-12-11 15:30
Candence OrCAD Capture报错，怎么解决？ 2人参与	a838899 2023-12-1 10:16	8 1295	a838899 2023-12-11 08:18
工艺要求存档 - [阅读权限 255]	Layout妞修养 2023-12-8 15:46	0 24	Layout妞修养 2023-12-8 15:46
allegro 的report自已增加的条目如何删除 2人参与	nice0513 2023-12-8 10:13	2 487	aarom 2023-12-8 15:30
cadence16.6 跟 17.2可以装在一个盘里面吗 7人参与	ann_wz 2023-12-6 14:10	12 1473	zwzlove 2023-12-8 15:15
allegro 中的T点怎么删除？ 11人参与	cszzff 2012-4-16 23:34	11 5996	yinhaolin123456 2023-12-8 09:15
史上最全最新Cadence Allegro各版本安装程序及补丁包 2021-5-24 2956人参与 ...2 3 4 5 6..220	dzkcool 2020-1-9 10:25	3294 140535	潘潘是小黑 2023-12-8 08:31
allegro 16.3 出钻孔文件时报错异常 3人参与	redeveryday 2014-10-16 10:06	3 973	LLJ760809 2023-12-7 16:17
想要在pcb里对齐元器件，没有align components 7人参与	wenqi 2021-5-13 14:09	9 1623	dianchao5801 2023-12-7 12:36
DDR5和DDR4的PCB设计有什么区别 4人参与	ai心旅途 2023-11-8 10:18	5 1157	yinhaolin123456 2023-12-7 10:08
pcb editor 打开格点设置界面卡死 9人参与	xubf01 2021-4-8 09:53	9 1688	mumury 2023-12-6 22:36
导入DXF后，这些地方都断开了，要怎么整 10人参与	flywinder 2023-11-16 15:27	10 1324	linkaijie315 2023-12-6 17:57
DDR的芯片下面可以铺CPU的核电吗 4人参与	ai心旅途 2023-11-10 15:53	4 861	Dc2023060722a 2023-12-6 17:08
Allegro 17.2 080补丁下载地址永久有效 15人参与 ...2	官人不在家 2021-12-25 23:29	16 2116	ann_wz 2023-12-6 09:29
eda365 skill怎么安装在linux环境下 2人参与	Noahyiyou 2023-12-3 18:07	2 468	aarom 2023-12-5 22:06
打开Cadence PCB editor提示丢失ddbpi.dll 文件怎么办? 4人参与	on1e 2022-7-11 16:26	4 446	mumury 2023-12-5 21:31
高速信号在内层走线的时候应该布在哪一层好？ 14人参与	chanfu 2022-8-26 13:29	15 837	1296995314 2023-12-5 15:46
免费加泪滴的工具 3人参与	哼哼唧唧 2023-10-24 11:36	3 1206	小小白QAQ 2023-12-5 09:58
OrCAD无法放大和缩小 5人参与	tyoliver 2021-4-22 17:59	6 1511	wuhuu1212 2023-12-5 09:00
Allegro 16.6 DDR3约束规则设置 36人参与 ...2 3 4	jane@2013 2015-5-7 10:57	45 7817	gqs198608 2023-12-3 20:24
allegro-design-authoring-datasheet 12人参与	huangw77 2019-4-30 12:50	11 977	Dc2023111093a 2023-12-2 19:06
相同网络过孔距离不报错 9人参与	457958672 2023-10-11 09:17	9 1951	qinqinz 2023-12-2 11:25
bundle的菜单功能如何使用 20人参与 ...2	lrlshina 2015-9-7 15:43	21 2384	LOUISE_DU_2023 2023-12-1 17:11
Allegro 同一网络的铜皮与过孔不连接的问题 14人参与 - [悬赏 5 金币] ...2	xlwuhai 2013-11-21 21:50	17 6995	飞不起来的翔 2023-12-1 14:37