EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 12 |主题: 33960|排名: 3

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 59 60 61 626364 65 66 67 ... 1359 / 1359 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


allegro如何转成AD 2人参与	lilinsen 2023-6-13 11:31	2 408	seawtl 2023-6-15 09:11
Allegro导出GERBER出现很奇怪的问题 2人参与	will.zhu 2023-6-14 18:01	2 359	Jeffrey6501 2023-6-15 09:11
CIS数据库配置完成后怎么修改.DBC 文件以更改各栏顺序 5人参与	young365 2023-5-12 21:52	4 658	canghaimurong 2023-6-14 16:06
allegro 22 04，DDR做T点时，左右两边有几条线不显示线长是什么原因？ 2人参与	hzppppp 2023-6-14 13:17	3 522	hzppppp 2023-6-14 16:00
HDMI的差分线对内需要交叉，这么画可以么？ 32人参与 ...2 3	iliketolearn 2023-2-8 20:16	33 2913	wuhuu1212 2023-6-14 14:03
大家有没有遇到过这种错误？ 2人参与	电子果冻 2009-7-30 16:13	5 9466	飞不起来的翔 2023-6-13 18:02
关闭相同网络孔和铜皮避让 1人参与	陈贰狗 2023-6-13 11:05	1 667	Quiescent_521 2023-6-13 16:01
求助，allegro等长线设置的问题？ 3人参与	yhcbjnjx 2023-6-10 10:39	5 535	从来到北 2023-6-12 19:08
有没有对PCB后处理进行意见检查的Skill 2人参与	lionmon 2023-6-11 15:51	1 474	ad_gao 2023-6-12 14:33
說一下 Artwork 和 View 設定可視層面群組的差別. 2人参与	aarom 2023-6-10 14:29	2 432	ESCAPE 2023-6-12 12:03
allegro规则约束有规范吗 2人参与	oldboy 2023-5-24 15:33	2 366	fu1835t 2023-6-11 08:42
为啥我的没有导入AD的选项 4人参与	lou1232003 2023-6-9 10:49	6 1413	lou1232003 2023-6-10 10:09
capture去非法字符的办法：比如skill或者其他程序神马的 8人参与 - [悬赏 10 金币]	xiangshiling26 2013-9-25 16:46	10 2749	fanglei2583 2023-6-9 20:11
求助，接外单 9人参与	ai心旅途 2023-5-9 10:37	9 1015	onepcb 2023-6-9 18:55
求助：怎么检查同一个网络过孔重叠或者靠的过近？ 37人参与 ...2	sinsai 2011-5-19 15:12	20 4212	ann_wz 2023-6-9 16:21
有没有一键出光绘的skill 6人参与	Dc2023060722a 2023-6-7 13:53	17 582	yinhaolin123456 2023-6-9 15:30
allegro 16.6 brd文件有打开需要密码，怎么办？ 9人参与	jingjisong 2017-8-19 20:11	9 3227	Karlen 2023-6-9 15:08
allegro17.4打开原理图与PCB的时候能够正常交互，但是过会儿就不行了 4人参与	Jiangjin 2023-6-5 15:44	4 758	s1104361565 2023-6-9 09:49
跪求画ALLEGRO电脑配置。急！！ 19人参与 ...2	长天落彩霞 2020-1-9 09:57	20 6302	shunluren 2023-6-8 15:39
16.3切换成16.6,打开报下面的错,是什么原因. 1人参与	wolf343105 2023-6-8 13:29	1 311	dzkcool 2023-6-8 13:56
求助：allgero 17.4过孔不能显示是什么问题 6人参与	gnadiq 2023-5-22 09:42	9 1103	dzkcool 2023-6-8 10:19
高速線旁的GND VIA 裡面的 shape 15人参与 ...2	Freese 2023-5-19 11:11	18 1229	lou1232003 2023-6-7 17:09
allegro如何能在DRC存在时自动规避错误 3人参与	chch1010 2023-6-5 17:24	3 485	6940 2023-6-7 13:02
16.6更新到17.4后用script设置的快捷键不好用了 5人参与	shinaide1821 2023-5-9 09:58	6 451	jordanli22 2023-6-6 13:53
请教大神们Allegro如何统计整板的所有器件面积？ 6人参与	凡念的熊 2023-5-24 16:57	10 775	procomm1722 2023-6-6 13:47